-
公开(公告)号：CN118695599A
公开(公告)日：2024-09-24
申请号：CN202410329505.6
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件。存储器件包括第一单元阵列堆叠、第二单元阵列堆叠和垂直接触，第一单元阵列堆叠包括第一栅极电极、第一沟道结构和分别连接到第一栅极电极并具有台阶形状的第一焊盘部分，第二单元阵列堆叠设置在第一单元阵列堆叠上并包括第二栅极电极、第二沟道结构和分别连接到第二栅极电极并具有台阶形状的第二焊盘部分，其中第二焊盘部分在第一方向上与第一焊盘部分重叠，垂直接触穿过第一焊盘部分中的任一个、在第一焊盘部分中的所述任一个下方的第一延伸部分、第二焊盘部分中的任一个和在第二焊盘部分中的所述任一个下方的第二延伸部分，以在第一方向上延伸。
-
公开(公告)号：CN118540947A
公开(公告)日：2024-08-23
申请号：CN202410192444.3
申请日：2024-02-21
Applicant: 三星电子株式会社
Abstract: 提供了集成电路装置和电子系统。集成电路装置通过绕过公共源极线来在接触结构和布线之间形成欧姆结使得公共源极线驱动器连接至的公共源极线通过布线电连接到接触结构，而具有改进的电可靠性。
-
公开(公告)号：CN117715428A
公开(公告)日：2024-03-15
申请号：CN202310874039.5
申请日：2023-07-17
Applicant: 三星电子株式会社
Abstract: 提供一种半导体存储器装置和电子系统。半导体存储器装置包括第一衬底、外围电路结构、以及包括单元阵列区与单元阵列接触区的单元阵列结构。单元阵列结构包括第二衬底、包括第一堆叠结构和第二堆叠结构的堆叠结构、单元阵列区中的竖直沟道结构、以及单元阵列接触区中的单元接触插塞。单元接触插塞包括第一柱状部和第一突出部。在第一突出部的顶表面的水平处，第一宽度被给定为第一突出部的外周界处的最大直径。在第一堆叠结构和第二堆叠结构之间的界面的水平处，第二宽度被给定为竖直沟道结构的最大宽度。第一宽度大于第二宽度。
-
公开(公告)号：CN116528587A
公开(公告)日：2023-08-01
申请号：CN202211640505.5
申请日：2022-12-19
Applicant: 三星电子株式会社
Abstract: 公开了3D半导体存储器件、包括该3D半导体存储器件的电子系统以及制造该3D半导体存储器件的方法。3D半导体存储器件包括：下选择线，在衬底上沿第一方向延伸，并且在与衬底的顶面平行且与第一方向相交的第二方向上彼此间隔开；中间堆叠结构，包括交替堆叠在下选择线上的电极层和电极层间介电层；上选择线，在中间堆叠结构上沿第一方向延伸并且在第二方向上彼此间隔开；第一抛光停止层，设置在中间堆叠结构与下选择线之间。第一抛光停止层包括与电极层间介电层的材料不同的材料。
-
公开(公告)号：CN116156882A
公开(公告)日：2023-05-23
申请号：CN202310158655.0
申请日：2017-11-20
Applicant: 三星电子株式会社
IPC: H10B20/00
Abstract: 提供了一种垂直非易失性存储器装置。非易失性存储器装置包括在基底上的下绝缘层、包括交替地堆叠在下绝缘层上的栅电极和层间绝缘层的多层结构、栅极电介质以及沟道结构，并且非易失性存储器装置具有穿过多层结构延伸并暴露下绝缘层的开口。开口包括以第一宽度穿过多层结构中的至少一层延伸的第一开口部分以及以比第一宽度小的第二宽度穿过多层结构延伸的第二开口部分。栅极介电层位于开口中，沟道结构设置在栅极介电层上并电连接到基底。
-
Patent Agency Ranking
公开(公告)号：CN116056461A
公开(公告)日：2023-05-02
申请号：CN202211083785.4
申请日：2022-09-06
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种三维半导体存储器件和包括该三维半导体存储器件的电子系统。该三维半导体存储器件包括基板和在基板上的堆叠结构。该堆叠结构包括：在第一方向上延伸并在与第一方向交叉的第二方向上排列的第一块以及在第一块之间的第二块；分隔结构，在第一方向上延伸并在第二方向上布置在第一块之间以及在第一块和第二块之间；穿透第一块并接触基板的垂直沟道结构；以及穿透第二块和基板的贯穿通路结构。每个第一块在第二方向上的宽度等于第二块在第二方向上的宽度。
-
公开(公告)号：CN115734610A
公开(公告)日：2023-03-03
申请号：CN202211045410.9
申请日：2022-08-30
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种半导体器件及包括其的数据存储系统。半导体器件包括在下部结构上的上部结构。上部结构包括包含栅极层的堆叠结构、穿透堆叠结构的垂直存储器结构、电连接到垂直存储器结构并在堆叠结构下方的位线、以及电连接到垂直存储器结构并在堆叠结构上的导电图案。垂直存储器结构包括绝缘核心区、在绝缘核心区上电连接到导电图案的第一焊盘图案、在绝缘核心区的侧表面和第一焊盘图案的侧表面上的电介质结构、以及沟道层。沟道层包括接触电介质结构的第一部分以及从第一部分延伸并且在第一焊盘图案的下表面和绝缘核心区的上表面之间的第二部分。
-
公开(公告)号：CN115132745A
公开(公告)日：2022-09-30
申请号：CN202210279465.X
申请日：2022-03-21
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L25/18
Abstract: 一种半导体器件，包括：堆叠结构；以及绝缘结构，覆盖堆叠结构；竖直存储结构，穿透堆叠结构；以及分离结构，穿透堆叠结构并且具有位于比竖直存储结构的上表面高的高度处的上表面。堆叠结构包括沿竖直方向堆叠的三个栅堆叠组。三个栅堆叠组中的每个栅堆叠组包括沿竖直方向堆叠并且彼此间隔开的栅层。在最下栅层与最上栅层之间的高度处，竖直存储结构的侧表面包括存储侧表面坡度改变部，并且分离结构的侧表面包括分离侧表面坡度改变部，该分离侧表面坡度改变部设置在与存储侧表面坡度改变部中的一些存储侧表面坡度改变部基本上相同的高度处。
-
公开(公告)号：CN114334996A
公开(公告)日：2022-04-12
申请号：CN202111029282.4
申请日：2021-09-02
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种非易失性存储器件，包括：沿第一方向依次堆叠的第一下层间绝缘层和第二下层间绝缘层；下金属层，设置在所述第一下层间绝缘层中；以及多个下结合金属，设置在所述第一下层间绝缘层和所述第二下层间绝缘层中并且沿与所述第一方向相交的第二方向彼此间隔开。所述下金属层的在所述第一方向上的最上方表面低于所述多个下结合金属的在所述第一方向上的最上方表面，并且所述下金属层置于所述多个下结合金属之间。
-
公开(公告)号：CN114078879A
公开(公告)日：2022-02-22
申请号：CN202110910979.6
申请日：2021-08-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11578
Abstract: 一种半导体器件，包括：下部结构，包括外围电路、覆盖外围电路的下部绝缘结构、和下部绝缘结构上的图案结构；堆叠结构，包括交替堆叠在下部结构上的层间绝缘层和水平层，其中水平层包括在堆叠结构的栅极区中的栅极水平层、和在堆叠结构的第一绝缘区中的第一绝缘水平层；存储竖直结构，包括穿透栅极水平层的部分；虚设竖直结构，包括穿透栅极水平层的部分；第一外围接触插塞，包括穿透第一绝缘区的部分；和栅极接触插塞，在栅极水平层的栅极焊盘上，其中栅极接触插塞和第一外围接触插塞的上表面彼此共面，其中存储竖直结构和虚设竖直结构接触图案结构，并且其中与存储竖直结构相比，虚设竖直结构中的至少一个在向下方向上延伸到图案结构中更远。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.029 seconds)
