知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.067 seconds)

    半导体器件和包括其的海量数据存储系统
    1.
    发明公开
    半导体器件和包括其的海量数据存储系统 审中-实审

    公开(公告)号：CN114446973A

    公开(公告)日：2022-05-06

    申请号：CN202111232524.X

    申请日：2021-10-22

    Applicant: 三星电子株式会社

    Inventor： 郑光泳 ,  白在馥 ,  郑基容 ,  韩智勋

    IPC: H01L27/11521 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11582

    Abstract: 本发明公开了半导体器件和海量数据存储系统。该半导体器件包括栅电极结构、沟道、第一分割图案和第二分割图案。栅电极结构在基板上，并包括在垂直于基板的第一方向上堆叠的栅电极。每个栅电极在平行于基板的上表面的第二方向上延伸。沟道在第一方向上延伸穿过栅电极结构。第一分割图案在第二方向上彼此间隔开，并且每个第一分割图案在第二方向上延伸穿过栅电极结构。第二分割图案在第一分割图案之间，并且第二分割图案和第一分割图案一起在平行于基板并与第二方向交叉的第三方向分割第一栅电极。第二分割图案具有在平面图中为曲线的外轮廓。

    垂直型非易失性存储器件
    2.
    发明公开
    垂直型非易失性存储器件 审中-实审

    公开(公告)号：CN114664838A

    公开(公告)日：2022-06-24

    申请号：CN202111210134.2

    申请日：2021-10-18

    Applicant: 三星电子株式会社

    Inventor： 郑基容 ,  权永振 ,  殷东锡

    IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  G11C11/00 ,  G11C16/04

    Abstract: 一种垂直型非易失性存储器件，具有对垂直沟道层的不对准的敏感性增强的多叠层结构。所述非易失性存储器件包括：(i)主芯片区，所述主芯片区包括单元区和被布置为具有台阶结构的延伸区，所述单元区和所述延伸区以多叠层结构形成，以及(ii)外芯片区，所述外芯片区围绕所述主芯片区并在其中包括台阶键。所述主芯片区包括位于衬底上的第一层和位于所述第一层上的第二层。在所述第一层中布置有下垂直沟道层。所述台阶键包括对准垂直沟道层，并且所述对准垂直沟道层的顶表面低于所述下垂直沟道层的顶表面。

    半导体存储器装置
    3.
    发明公开
    半导体存储器装置 审中-公开

    公开(公告)号：CN112086461A

    公开(公告)日：2020-12-15

    申请号：CN202010423499.2

    申请日：2020-05-19

    Applicant: 三星电子株式会社

    Inventor： 姜周宪 ,  金泰勋 ,  沈在龙 ,  郑光泳 ,  郑基容 ,  韩智勋 ,  黄斗熙

    IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11575 ,  H01L27/11582

    Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：第三绝缘图案和第一绝缘图案，位于基底上，第三绝缘图案和第一绝缘图案在与基底垂直的第一方向上彼此间隔开，使得第三绝缘图案的底表面和第一绝缘图案的顶表面彼此面对；栅电极，位于第三绝缘图案的底表面与第一绝缘图案的顶表面之间，并且包括在第三绝缘图案的底表面与第一绝缘图案的顶表面之间延伸的第一侧；以及第二绝缘图案，在第二方向上从栅电极的第一侧突出第二宽度，第二方向不同于第一方向。

    三维半导体存储器件
    4.
    发明公开
    三维半导体存储器件 审中-公开

    公开(公告)号：CN111863822A

    公开(公告)日：2020-10-30

    申请号：CN202010142200.6

    申请日：2020-03-04

    Applicant: 三星电子株式会社

    Inventor： 安钟善 ,  沈在龙 ,  郑基容 ,  韩智勋

    IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/11548 ,  H01L27/11575

    Abstract: 一种三维(3D)半导体存储器件包括：第一半导体层和第二半导体层，彼此水平地间隔开；掩埋绝缘层，在第一半导体层和第二半导体层之间；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上，其中第一单元阵列结构包括：电极结构，包括在垂直于第一半导体层的顶表面的方向上堆叠的电极；和第一源极结构，设置在第一半导体层和电极结构之间，第一源极结构延伸到掩埋绝缘层上，隔离结构在第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构之间。

    半导体装置
    6.
    发明公开
    半导体装置 审中-实审

    公开(公告)号：CN114497068A

    公开(公告)日：2022-05-13

    申请号：CN202110973142.6

    申请日：2021-08-24

    Applicant: 三星电子株式会社

    Inventor： 沈在龙 ,  郑基容 ,  吴东植 ,  韩智勋

    IPC: H01L27/11573

    Abstract: 公开了一种半导体装置。所述半导体装置包括包含第一有源区、第二有源区和隔离区的基底。隔离层图案填充位于基底中的沟槽。第一栅极绝缘层图案和第一栅电极结构形成在第一有源区上。第二栅极绝缘层图案和第二栅电极结构形成在第二有源区上。第一栅电极结构包括第一多晶硅图案、第二多晶硅图案和第一金属图案。第二栅电极结构包括第三多晶硅图案、第四多晶硅图案和第二金属图案。隔离层图案的上表面高于第一多晶硅图案和第三多晶硅图案中的每个的上表面。第一多晶硅图案和第三多晶硅图案中的每个的侧壁接触隔离层图案的侧壁。

    半导体器件和包括半导体器件的数据存储系统
    8.
    发明公开
    半导体器件和包括半导体器件的数据存储系统 审中-实审

    公开(公告)号：CN115132745A

    公开(公告)日：2022-09-30

    申请号：CN202210279465.X

    申请日：2022-03-21

    Applicant: 三星电子株式会社

    Inventor： 郑基容 ,  金承允 ,  沈在龙 ,  韩智勋

    IPC: H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

    Abstract: 一种半导体器件，包括：堆叠结构；以及绝缘结构，覆盖堆叠结构；竖直存储结构，穿透堆叠结构；以及分离结构，穿透堆叠结构并且具有位于比竖直存储结构的上表面高的高度处的上表面。堆叠结构包括沿竖直方向堆叠的三个栅堆叠组。三个栅堆叠组中的每个栅堆叠组包括沿竖直方向堆叠并且彼此间隔开的栅层。在最下栅层与最上栅层之间的高度处，竖直存储结构的侧表面包括存储侧表面坡度改变部，并且分离结构的侧表面包括分离侧表面坡度改变部，该分离侧表面坡度改变部设置在与存储侧表面坡度改变部中的一些存储侧表面坡度改变部基本上相同的高度处。

    存储器装置和包括存储器装置的电子系统
    9.
    发明公开
    存储器装置和包括存储器装置的电子系统 审中-实审

    公开(公告)号：CN114267680A

    公开(公告)日：2022-04-01

    申请号：CN202110665530.8

    申请日：2021-06-16

    Applicant: 三星电子株式会社

    Inventor： 郑基容 ,  金在炯

    IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

    Abstract: 提供了存储器装置和包括存储器装置的电子系统，所述存储器装置包括：基底；地选择线，位于基底上，切割部分切割地选择线；第一绝缘层和第一字线，直接堆叠在地选择线上方；以及第二绝缘层和第二字线，交替地堆叠在第一字线上，其中，第一字线包括从切割部分横向地偏移的第一部分和上覆切割部分的第二部分，第一字线的第一部分具有第一厚度，第一字线的第二部分具有比第一厚度小的第二厚度。

Patent Agency Ranking