公开(公告)号：CN104733041A

公开(公告)日：2015-06-24

申请号：CN201410666066.4

申请日：2014-11-19

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  李康斌 ,  崔奇焕

IPC: G11C16/06 ,  G11C16/14

CPC classification number: G11C16/16 ,  G11C11/16 ,  G11C16/0483

Abstract: 本发明公开了非易失性存储装置和擦除非易失性存储装置的方法。提供了一种擦除非易失性存储装置的方法，非易失性存储装置包括沿垂直于基底的方向形成的多个存储块，每个存储块具有连接到位线的多个串。所述方法包括下述步骤：利用电源电压选择将被擦除的存储块；利用负电压取消选择除了选择的存储块以外的剩余的存储块；设置偏置条件以减小取消选择的存储块的泄漏电流；以及对选择的存储块执行擦除操作。

公开(公告)号：CN104103318A

公开(公告)日：2014-10-15

申请号：CN201410148555.0

申请日：2014-04-14

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/34

Abstract: 在一个实施例中，方法包括，在存储控制器处，基于存储器的块的编程/擦除周期计数来确定存储器的所选择的页的状况。存储器的块包括所选择的页。编程/擦除周期计数指示所述块已经被擦除的次数。状况是从多个状况状态中选择的。状况状态包括正常状态、弱状态和坏状态。

公开(公告)号：CN103325417A

公开(公告)日：2013-09-25

申请号：CN201310044113.7

申请日：2013-02-04

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴晸埙

IPC: G11C16/10 ,  G11C16/24 ,  G11C16/08

CPC classification number: G11C13/0002 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3418 ,  G11C2211/5648 ,  G11C2213/71

Abstract: 公开一种用于编程包括沿多个行布置的存储单元的非易失性存储器件的方法。该编程方法包括交替地选择字线以在与所述存储单元相关联的第一页部分和第二页部分处编程数据。在编程第一页部分和第二页部分之后，该方法包括根据布置字线的次序在与所述存储单元相关联的第三页部分处编程数据。可以从邻近于地选择线的字线开始逐一顺序地选择字线。

公开(公告)号：CN102376357A

公开(公告)日：2012-03-14

申请号：CN201110227178.6

申请日：2011-08-09

Applicant: 三星电子株式会社

Inventor： 朴晸壎 ,  姜京花 ,  尹治元 ,  南尚完 ,  尹盛远

IPC: G11C16/02 ,  H01L27/115

CPC classification number: G11C11/5642 ,  G11C16/0483 ,  G11C16/06 ,  G11C16/3454 ,  H01L27/11582 ,  H01L29/7926

Abstract: 公开了一种非易失性存储器件，其包括：三维存储单元阵列，所述的三维存储单元阵列具有从最靠近衬底的最低存储单元阵列层向最远离衬底的最高存储单元阵列层延伸的字线；电压生成器电路，其产生第一电压信号和第二电压信号；以及行选择电路，其同时施加第一电压信号到被选字线和第二电压信号到未选字线。被选字线和未选字线具有不同电阻；然而在定义的时段内以相同的上升斜率将第一电压信号施加到被选字线以及将第二电压信号施加到未选字线。

公开(公告)号：CN109524045B

公开(公告)日：2023-11-28

申请号：CN201810705803.5

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 郑原宅 ,  郭昭英 ,  南尚完

IPC: G11C16/34 ,  G11C16/04

Abstract: 非易失性存储器器件的操作方法包括：将编程电压施加到所选择的字线并对连接到所选择的字线的所选择的存储器单元进行编程；读取连接到所选择的字线的相邻字线的相邻存储器单元；以及通过调整所选择的存储器单元与感测节点之间的电荷共享来验证所选择的存储器单元，其中该感测节点通过位线连接到所选择的存储器单元。

公开(公告)号：CN108074603B

公开(公告)日：2023-07-25

申请号：CN201710934299.1

申请日：2017-10-10

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  边大锡 ,  尹治元

IPC: G11C8/10 ,  G11C8/14 ,  G11C8/08 ,  G11C7/18 ,  G11C7/12

Abstract: 提供了非易失性存储器装置及其操作方法以及控制逻辑。所述非易失性存储器装置包括结合到包含串的存储器单元阵列的控制逻辑。控制逻辑被配置为在用于从被选择的串感测数据的感测操作的设置间隔期间控制被施加到未选择的串选择线的第一弱导通电压和被施加到未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到同一条位线。第一弱导通电压和第二弱导通电压分别小于未选择的串中的串选择晶体管和地选择晶体管的阈值电压。

公开(公告)号：CN116110461A

公开(公告)日：2023-05-12

申请号：CN202211252889.3

申请日：2022-10-13

Applicant: 三星电子株式会社

Inventor： 郑凤吉 ,  南尚完 ,  郑基镐

IPC: G11C16/04 ,  G11C16/08 ,  G11C29/16 ,  G11C29/20

Abstract: 提供了一种检测缺陷的存储器件及其操作方法。该存储器件包括：存储器单元区，包括存储数据的存储器单元阵列；以及外围电路区，包括被配置为控制存储器单元阵列的操作的控制逻辑，其中外围电路区还包括缺陷检测电路，缺陷检测电路被配置为：通过从多个输入信号中选择第一输入信号并且基于时钟信号对第一输入信号的至少一个时间间隔进行计数来生成计数结果值，以及通过将期望值与计数结果值进行比较来检测第一输入信号的缺陷，该至少一个时间间隔是其中保持逻辑低或逻辑高的时间长度。

公开(公告)号：CN116072176A

公开(公告)日：2023-05-05

申请号：CN202211358097.4

申请日：2022-11-01

Applicant: 三星电子株式会社

Inventor： 金有世 ,  南尚完 ,  郑基镐

IPC: G11C11/406 ,  G11C11/40 ,  G11C7/12 ,  G11C7/22 ,  G11C7/10

Abstract: 一种非易失性存储器设备包括：存储器单元阵列，包括三个或更多个平面；第一时钟发生器，生成具有第一周期的第一时钟信号；第二时钟发生器，生成具有随温度变化的第二周期的第二时钟信号；多个时钟转换控制器，输出第一时钟信号和第二时钟信号之一作为参考时钟信号；包括多个位线截断发生器的控制逻辑，所述多个位线截断发生器基于参考时钟信号输出多个位线截断信号；以及多个页缓冲器，根据位线截断信号连接平面的位线和数据锁存节点。

公开(公告)号：CN116013377A

公开(公告)日：2023-04-25

申请号：CN202210749453.9

申请日：2022-06-28

Applicant: 三星电子株式会社

Inventor： 郑基镐 ,  南尚完 ,  金炯坤

IPC: G11C7/10 ,  G11C16/10 ,  G11C16/26

Abstract: 一种存储器件，包括：页缓冲器电路，所述页缓冲器电路包括连接到多条位线中的每条位线的页缓冲器。页缓冲器包括：至少一个附加锁存器和N个数据锁存器；以及控制逻辑电路，控制页缓冲器的设置。基于第一设置，将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中，并且在完成当前编程操作之前，将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于第二设置，在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。

公开(公告)号：CN115881199A

公开(公告)日：2023-03-31

申请号：CN202210881077.9

申请日：2022-07-25

Applicant: 三星电子株式会社

Inventor： 李汉埈 ,  金炳秀 ,  南尚完

IPC: G11C16/34 ,  G11C16/08 ,  G11C16/04

Abstract: 一种编程方法，包括：将第一电压施加到多条位线，将第二电压施加到公共源极线(CSL)，以及通过将编程电压和验证电压施加到多条接地选择线(GSL)中的每一条来执行编程循环，该多条接地选择线位于多条位线中的一条位线和CSL之间。对通过施加编程电压而完成编程的编程完成单元和编程目标单元两者执行编程循环。