一种基于RRAM阵列构成的二进制神经网络中并行乘累加运算的电路

    公开(公告)号:CN114254743A

    公开(公告)日:2022-03-29

    申请号:CN202111395976.X

    申请日:2021-11-23

    Abstract: 本发明公开了一种基于RRAM阵列构成的二进制神经网络中并行乘累加运算的电路,基于1T1R单元构成的存储阵列是采用伪交叉结构的64x64的RRAM阵列,每个1T1R单元由一个NMOSFET和一个阻变随机存取存储器构成;存储阵列每一行的字线WL均连接并行输入电路,实现最大8X8权重矩阵中的64个数据与存储阵列中存储的64个数据完成二进制神经网络BNN卷积运算;存储阵列每一列的位线BL均连接级联型电流镜电路的电流输入端,且级联型电流镜电路的输出端连接到输出电容的上极板上。该电路避免了传统SRAM中存储单元在多行读取时不同节点间的串扰和存储数据易破坏问题,提高了系统的可靠性,降低了单元之间的泄露功耗。

    一种抗辐照锁存器单元电路

    公开(公告)号:CN112787655A

    公开(公告)日:2021-05-11

    申请号:CN202011624739.1

    申请日:2020-12-31

    Applicant: 安徽大学

    Abstract: 本发明公开了一种抗辐照锁存器单元电路,包括十九个NMOS晶体管、十三个PMOS晶体管、三个反相器和一个钟控反相器。PMOS晶体管P1、P6、P7、P8对X5、X6包围加固,NMOS晶体管N1~N4、N6~N9对X1~X4包围加固;PMOS晶体管P2~P5作为上拉管,NMOS晶体管N5、N10作为下拉管,反相器I3与钟控反相器CI构成弱上拉;四个锁存器节点X1、X2、X3、X4通过四个NMOS晶体管N16~N19连接到输入D和DN,四个NMOS晶体管N16~N19的开启由时钟信号CLK控制。上述电路可以提高锁存器单元的速度、提高锁存器单元抗单粒子翻转的能力,解决由电荷共享引起的双节点翻转问题。

    一种在存储器中实现乘法和或逻辑运算的SRAM电路结构

    公开(公告)号:CN112116937A

    公开(公告)日:2020-12-22

    申请号:CN202011023036.3

    申请日:2020-09-25

    Applicant: 安徽大学

    Abstract: 本发明公开了一种在存储器中实现乘法和或逻辑运算的SRAM电路结构,包括双字线的8T SRAM单元,具体由8个传输管构成,2对NMOS晶体管与PMOS晶体管的组合构成了两个交叉耦合的反相器,反相器的一端接Q另一端接QB;字线WLL和WLR组成双字线信号,一对PMOS晶体管和NMOS晶体管的控制开关分别接字线WLL与WLR,另一对NMOS晶体管和PMOS晶体管的控制开关分别接信号WLL_VICE和WLR_VICE;或逻辑运算是在单独的8T SRAM中实现,运算数据分别存储在单元和WLL_VICE中,计算结果由RBL是否放电来体现。该电路结构能够提升运算速度和效率,并减少数据搬移过程产生的功耗。

    一种用于提高内存内计算线性度和一致性的电路

    公开(公告)号:CN112071344A

    公开(公告)日:2020-12-11

    申请号:CN202010910710.3

    申请日:2020-09-02

    Applicant: 安徽大学

    Abstract: 本发明公开了一种用于提高内存内计算线性度和一致性的电路,包括具有双字线的6T SRAM存储阵列、字线控制模块、模式选择模块、时序控制模块、预充模块、电流镜模块、开关模块和缓冲器模块,6T SRAM存储阵列分别与所述预充模块、字线控制模块、缓冲器模块相连接;时序控制模块分别与所述预充模块、开关模块、电流镜模块相连接;电流镜模块与所述缓冲器模块相连接;利用电流镜模块将位线BL上的电压进行钳位,阻止位线BL上的电压降低并镜像单元的读取电流,最后转换为电压再通过所述缓冲器模块输出作为最终的计算结果。上述电路能够实现高线性度和高一致性的内存内计算,从而极大提高了内存内计算的实用性。

    基于CCSA与Sigmoid激活函数复用的电路结构

    公开(公告)号:CN111969993A

    公开(公告)日:2020-11-20

    申请号:CN202010758947.4

    申请日:2020-07-31

    Applicant: 安徽大学

    Abstract: 本发明公开了一种CCSA与Sigmoid激活函数复用电路结构,在CCSA电路结构的基础上增加了三个PMOS晶体管,晶体管N1的栅极固定接电源地(VSS),N0和N2的栅极分别接控制信号(SW1、SW2),通过控制信号将复用电路在CCSA电路与Sigmoid激活函数电路之间进行切换,即:当SW1高电平,SW2为低电平时,复用电路为CCSA电路;当SW1低电平,SW2为高电平时,复用电路为Sigmoid激活函数电路。该电路结构简单,运算速度快,并且极大的降低了芯片的面积。

    基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元

    公开(公告)号:CN111883192A

    公开(公告)日:2020-11-03

    申请号:CN202010698812.3

    申请日:2020-07-20

    Applicant: 安徽大学

    Abstract: 本发明公开了一种基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元,先将目标二进制数据存储到N行N列内存单元中,再将与之比较的N位二进制数据输入到字线信号WL或位线BL、BLB中,通过脉冲调制信号实现外部数据与存储器内的多列或多行数据的汉明距离计算。由于在该计算过程中所有的存储单元可以同时参与计算,因此有着很高的计算效率,同时可以减少在数据传输过程消耗的能量,并且可以提高计算时数据的吞吐率,不需要将数据读出SRAM从而能大大降低功耗。

    有符号数乘累加运算电路、CIM芯片和电子设备

    公开(公告)号:CN119917061A

    公开(公告)日:2025-05-02

    申请号:CN202510412737.2

    申请日:2025-04-03

    Applicant: 安徽大学

    Abstract: 本申请涉及一种有符号数乘累加运算电路、CIM芯片和电子设备,其中,该有符号数乘累加运算电路包括:权重存储阵列,其包括若干行列分布的存储模块,每个存储模块包括存储单元和NMOS管N5和N6,N5的栅极和漏极分别连接存储单元的存储节点QB和N6的源极,同列N5的源极连接同一位线BL,同行N6的栅极连接同一计算字线IWL,同列N6的漏极连接同一位线SL,位线BL的还连接参考电压,位线SL的还连接地端VSS,对多比特位权重W进行编码形成w=2W+1后按行存储在权重存储阵列中。该电路在更低的时间、面积和功耗开销下实现有符号数据的MAC存内计算,解决了目前有符号数乘累加运算电路的乘累加计算效率较低的问题。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937B

    公开(公告)日:2025-04-25

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

    一种双模式低压差线性稳压器及其芯片

    公开(公告)号:CN119576064A

    公开(公告)日:2025-03-07

    申请号:CN202411759777.6

    申请日:2024-12-03

    Applicant: 安徽大学

    Abstract: 本发明涉及电子电路技术领域中的一种双模式低压差线性稳压器及其芯片。稳压器包括:运算放大器、N型晶体管Q1~Q2、PMOS管PM1~PM2、电流源Ibias1~Ibias2、开关S1~S2、开关JUMP、电阻R1~R2、输出电容Co。重载配置:控制S1、开关JUMP断开,控制S2闭合;轻载配置:控制S1、开关JUMP闭合,控制S2断开。因此重载配置使用Q2,有较高的负载驱动能力;轻载配置不再使用Q2,选择Q1为功率管,实现一定的驱动能力,同时节省部分版图面积,根据实际应用场景切换不同工作模式,得到稳定的输出电压。经过实验仿真,本发明电路在功能上可以在不损失性能的前提下,实现两种配置的切换,同时可以复用电压跟随器中面积最大的Q2,实现面积优化。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937A

    公开(公告)日:2025-02-28

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

Patent Agency Ranking