-
公开(公告)号：CN103123807A
公开(公告)日：2013-05-29
申请号：CN201110372157.3
申请日：2011-11-21
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明涉及存储器技术领域，尤其涉及一种动态随机存储器的高速读操作方法，该方法采用逻辑工艺的DRAM存储单元为2T增益单元结构，其包括写入管Qw，读出管Qr，写入管的有源区电容和读出管的栅电容，构成单元的存储电容。该方法中还包括：采用在灵敏放大器开启之前启动读列选通管的读电路及操作，其中，读串联驱动电路RDG由读出位线驱动管M1-M2和读列选通管M3-M4构成，M3-M4漏端接读出数据线对RDB/BRDB，M1-M2源端和SA地端GND在版图上共享。本发明能解决传统的1T1C的动态随机存储器单元因制作电容采用非逻辑工艺的缺点使得DRAM在嵌入式设备中的应用产生困难等技术问题。
-
公开(公告)号：CN103123806A
公开(公告)日：2013-05-29
申请号：CN201110369979.6
申请日：2011-11-20
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明属动态随机存取存储器技术领域，涉及一种动态随机存取存储器的列选择信号的控制电路。所述控制电路包括列选择信号生成电路，还包括：与所述动态随机存取存储器的存储单元相应的冗余单元、以及冗余字线驱动模块；其中，当所述冗余单元的放大读出电压与预置的电压阈值相匹配时，所述列选择信号生成电路生成列选择信号。该动态随机存取存储器，其包括存储阵列、存储阵列中的存储单元的读通路，其特征在于，所述存储阵列中还包括冗余单元，所述动态随机存取存储器还包括该列选择信号的控制电路。该动态随机存取存储器在保证读可靠性的同时，提高读操作速度。
-
公开(公告)号：CN103123804A
公开(公告)日：2013-05-29
申请号：CN201110372160.5
申请日：2011-11-21
Applicant: 复旦大学
IPC: G11C11/406 , H01L27/108
Abstract: 本发明涉及存储器技术领域，涉及一种基于阻变栅介质的1.5T动态存储单元、阵列结构，及其操作方法。本发明包括：晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线连接到所述晶体管的漏极；源线连接到所述晶体管的源极；其中，读管201起到选通、限流的作用，202为编程部件，203为位线，204为201的字线，205为编程字线。栅极具有高阻、低阻不同状态，之间转变可逆，在位线和字线间施加一定电压，会有不同大小的电流。本发明解决了传统的1T1C DRAM单元的困难以及与标准CMOS工艺兼容性较差的问题，可以与标准逻辑的CMOS HfOx high k metal gate技术兼容。
-
公开(公告)号：CN101908370B
公开(公告)日：2013-04-10
申请号：CN200910052482.4
申请日：2009-06-04
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/409 , G11C11/4063
Abstract: 本发明属于动态随机存储器(DRAM)技术领域，具体为一种位线合并的增益单元eDRAM单元及存储器。本发明提供的增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、等效寄生电容以及一条位线，使用该条位线代替现有技术增益单元eDRAM单元的写位线和读位线，由于只包括一条位线，具有单元面积小的特点，并且在写位线和读位线合并后不影响增益单元eDRAM单元的存储特性。使用增益单元eDRAM单元的增益单元eDRAM具有存储密度相对高的特点。
-
公开(公告)号：CN102916128A
公开(公告)日：2013-02-06
申请号：CN201110221553.6
申请日：2011-08-03
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明属于电阻型存储器技术领域，涉及一种与标准逻辑工艺兼容的氧化钨基电阻型存储器的制备方法，其包括步骤：构图刻蚀所述上电极材料层以在存储阵列部分的钨栓塞上的氧化钨基阻变存储介质层之上形成上电极；其中，设置所述上电极材料层的刻蚀工艺条件以使逻辑部分的钨栓塞上的氧化钨基阻变存储介质在所述刻蚀步骤的过刻蚀过程中去除。该方法无需增加额外掩膜版即可形成氧化钨基存储介质层，可省去一次光刻步骤，简化工艺流程，节省制造成本。
-
Patent Agency Ranking
公开(公告)号：CN102867539A
公开(公告)日：2013-01-09
申请号：CN201110188441.5
申请日：2011-07-05
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/4063
Abstract: 本发明属于存储器技术领域，提出了一种改善增益型eDRAM器件结构。本发明的一种增益eDRAM单元，包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线，读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点，写MOS管、读MOS管分别具有栅极介质，其特征在于，所述的写MOS管、读MOS管具有沟槽沟道，写MOS管、读MOS管的栅极介质位于硅衬底沟槽中，栅极为向下凸起的凸面圆柱状。本发明可以明显改善器件的数据保持特性。
-
公开(公告)号：CN102339949A
公开(公告)日：2012-02-01
申请号：CN201010239033.3
申请日：2010-07-28
Applicant: 复旦大学
Abstract: 本发明属于一次可编程存储器技术领域，具体为一种高可靠性一次可编程存储（OTP）单元、存储器及其制备方法。该OTP单元包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层。该存储介质层包括：第一金属氧化物层和第二金属氧化物层，第一和第二金属氧化物层之间形成用于编程的相邻接区域。该OTP包括按行和列排列的多个所述一次可编程存储单元。本发明OTP可靠性高、编程电压低、单元面积小、可集成于集成电路的后端结构中、工艺灵活性强，其制备方法相对简单、成本低。
-
公开(公告)号：CN102244193A
公开(公告)日：2011-11-16
申请号：CN201010175641.2
申请日：2010-05-13
Applicant: 复旦大学
Abstract: 本发明属于半导体存储器技术领域，具体为包含钌掺杂的氧化钽基电阻型存储器。该电阻型存储器包括上电极、下电极、以及设置在上电极和下电极之间的包含钌掺杂的氧化钽基存储介质层。包含Ru掺杂的氧化钽基存储介质层中，通过分布的Ru元素，可以有效控制氧化钽基存储介质层中导电灯丝中形成的位置以及数量，避免了随机形成的可能。因此，该存储器性能更加稳定，器件性能参数的波动小。同时，易于与32纳米或者32纳米以下铜互连工艺集成。
-
公开(公告)号：CN102237491A
公开(公告)日：2011-11-09
申请号：CN201010167501.0
申请日：2010-05-06
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明属于半导体存储器技术领域，具体公开一种包含硅掺杂的氧化锰基电阻型存储器及其制备方法。所述氧化锰基电阻型存储器包括上电极、下电极以及设置在上电极和下电极之间的MnSixOy存储介质层，其中，0.001＜x≤2，2＜y≤5。MnSixOy存储介质层相对比MnOz存储介质层更加致密，其低阻态的电阻相对较高，使该电阻型存储器具有相对低功耗的特点；MnSixOy存储介质层更容易与45纳米工艺节点以下的铜互连工艺集成。
-
公开(公告)号：CN102169956A
公开(公告)日：2011-08-31
申请号：CN201010113771.3
申请日：2010-02-25
Applicant: 复旦大学
Abstract: 本发明属于电阻型存储器技术领域，具体为一种氧化钨基电阻型存储器及其制备方法。本发明的制备方法中以在钨金属层上直接形成厚度小于或等于10纳米的硅层、然后对所述钨金属层和硅层同时一起氧化处理形成氧化钨基存储介质层，从使其氧化钨基电阻型存储器的制备具有工艺简单、制备成本低的特点，同时其制备的氧化钨基电阻型存储器成品率高、功耗低，抗读干扰性能和高疲劳特性均得以提高。
-
-
-
-
-
-
-
-
-
Search Results
258
records
(took 0.025 seconds)
