-
公开(公告)号：CN104978448B
公开(公告)日：2018-10-26
申请号：CN201410146481.7
申请日：2014-04-14
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本方法属于集成电路领域，涉及一种基于伯努利分布的贝叶斯模型混合预测电路成品率的方法。该方法通过结合在集成电路设计的不同阶段的信息，加快对只具有“通过—不通过”两种状态的电路的成品率估计过程。该方法为“通过—不通过”的输出结果建立一个伯努利模型，将先验成品率设定为beta分布，并利用最大似然法确定beta分布中的超参数。再使用该超参数，结合比较少量的后验信息，估算出集成电路的成品率。该方法相比传统的蒙特‑卡洛方法估计成品率，在达到同一精度的情况下，需要的后验信息少了很多，能明显节省进行后仿真或者进行新一次测试的时间。
-
公开(公告)号：CN104978448A
公开(公告)日：2015-10-14
申请号：CN201410146481.7
申请日：2014-04-14
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本方法属于集成电路领域，涉及一种基于伯努利分布的贝叶斯模型混合预测电路成品率的方法。该方法通过结合在集成电路设计的不同阶段的信息，加快对只具有“通过—不通过”两种状态的电路的成品率估计过程。该方法为“通过—不通过”的输出结果建立一个伯努利模型，将先验成品率设定为beta分布，并利用最大似然法确定beta分布中的超参数。再使用该超参数，结合比较少量的后验信息，估算出集成电路的成品率。该方法相比传统的蒙特-卡洛方法估计成品率，在达到同一精度的情况下，需要的后验信息少了很多，能明显节省进行后仿真或者进行新一次测试的时间。
-
公开(公告)号：CN102467593B
公开(公告)日：2015-04-22
申请号：CN201010538269.7
申请日：2010-11-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计领域，涉及一种非线性电路时域模型降阶方法及装置。本发明的方法首先通过“训练信号”在状态空间形成轨迹，在该轨迹上选择展开点对非线性电路采用分段线性的方法进行逼近，然后采用基于小波配置的时域模型降阶方法，得到最后的降阶模型。本发明提供的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明在时域对非线性系统直接进行模型降阶，可保证非线性系统时域的降阶精度，并能对时域的误差进行控制，从而可获得精确和紧凑的降阶模型，提高仿真精度和效率。
-
公开(公告)号：CN104462628A
公开(公告)日：2015-03-25
申请号：CN201310439047.3
申请日：2013-09-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路技术领域，具体涉及一种针对X型互连结构自动化布线的绕过障碍物的八叉Steiner最小树构建方法及装置。本发明方法中首先获得布线平面的Escape图和网格矩阵，然后利用图的分解、Steiner树的构造及合并技术获得绕过障碍物的直角Steiner最小树，再利用新增的45、135度布线走向，引入5种几何变换，从而得到最终需要的绕过障碍物的八叉Steiner最小树。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。在程序存储单元中存放Steiner最小树构建方法的程序。本发明可以快速有效地得到输入线网的绕过障碍物的八叉Steiner最小树的布线结果。
-
Patent Agency Ranking
公开(公告)号：CN104376140A
公开(公告)日：2015-02-25
申请号：CN201310357553.8
申请日：2013-08-15
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，具体涉及一种电源地供电网络模型降阶方法及装置。所述方法将所有连有电阻、电容和电流源之外器件的节点均作为端口保留下来，然后通过预划分、谱划分的方法将所有节点集合分成若干个子集，最后将同一划分集合中的节点进行粗粒化，在合并电阻电容的基础上着重合并了电流源，得到降阶电路。该方法对电源地供电网络进行模型降阶，降阶后网表中的节点数、电阻电容数和电流源数目显著降低，仿真时间和内存占用大大减少，而且还可使由于规模过于庞大而不能进行仿真的电路得到有效降阶和简化，降阶后能使用HSPICE对其进行分析验证。
-
公开(公告)号：CN103678738A
公开(公告)日：2014-03-26
申请号：CN201210332712.4
申请日：2012-09-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种基于时域多步积分的互连线模型降阶方法；该方法包括步骤：首先读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程；然后对原始电路的时域方程进行多步积分得到关于状态变量的二阶递推关系；进而通过二次Arnoldi方法得到投影矩阵，再通过投影矩阵对原始时域方程进行投影得到降阶系统，最后用多步积分法对降阶系统进行离散求得时域输出。本方法可保证时域积分后降阶系统和原始系统的状态变量在离散时间点的匹配以及时域降阶精度，同时保证降阶过程的数值稳定性及降阶系统的无源性。本发明的方法复杂度低、精度高。
-
公开(公告)号：CN103678359A
公开(公告)日：2014-03-26
申请号：CN201210337621.X
申请日：2012-09-12
Applicant: 复旦大学
CPC classification number: G06T3/4007
Abstract: 本发明属于集成电路领域，具体涉及一种在相关波形图像查看方面提高显示速度，同时保证显示精度，节省内存消耗的方法。本发明所述方法按照用户显示需要读取波形数据到内存，如果消耗内存超出规定值，将已读入的当前不活动的波形数据调出内存，写入硬盘，保证了波形数据存储所需存储空间不会过大。同时，按照用户所需显示波形范围，获取原始波形数据，根据显示密度要求，对原始波形数据进行插值，并同时检测和保留峰值点，保持波形显示的高精度。
-
公开(公告)号：CN102467586A
公开(公告)日：2012-05-23
申请号：CN201010535297.3
申请日：2010-11-08
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。本发明的方法为每个处理器维持一个任务队列进行分布式的调度，能够有效减小任务队列访问冲突，在更多处理器核的情况下，能够得到更好的加速比。应用本发明方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明的分布式并行最小代价流方法相比中央队列调度的并行最小代价流方法可以获得更高的加速比。本发明可应用于求解一大类集成电路设计自动化问题的多核并行实现。
-
公开(公告)号：CN102194017A
公开(公告)日：2011-09-21
申请号：CN201010117126.9
申请日：2010-03-03
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型，通过加权方法从所有晶体管的分段线性模型得到整个电路的模型，在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题，显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型，获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.031 seconds)
