公开(公告)号：CN102194017B

公开(公告)日：2013-01-02

申请号：CN201010117126.9

申请日：2010-03-03

Applicant: 复旦大学

Inventor： 曾璇 ,  杨帆 ,  潘晓达

IPC: G06F17/50

Abstract: 本发明属集成电路领域，涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型，通过加权方法从所有晶体管的分段线性模型得到整个电路的模型，在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题，显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型，获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。

公开(公告)号：CN102194017A

公开(公告)日：2011-09-21

申请号：CN201010117126.9

申请日：2010-03-03

Applicant: 复旦大学

Inventor： 曾璇 ,  杨帆 ,  潘晓达

IPC: G06F17/50

Abstract: 本发明属集成电路领域，涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型，通过加权方法从所有晶体管的分段线性模型得到整个电路的模型，在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题，显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型，获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。