公开(公告)号：CN109560081A

公开(公告)日：2019-04-02

申请号：CN201811107942.4

申请日：2018-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  陈奕升 ,  范富杰 ,  刘思贤 ,  林大为 ,  郑光茗 ,  周建志

IPC: H01L27/092 ,  H01L23/528

Abstract: 在一些实施例中，提供一种集成电路以及一种集成电路的形成方法。此集成电路可包含设置于半导体基板中的内部环形隔离结构。再者，此内部环形隔离结构界定出装置区。设置内部环形井于半导体基板中，并围绕此内部环形隔离结构。配置复数个虚设栅极于内部环形井之上。再者，配置此些虚设栅极于层间介电层中。

公开(公告)号：CN108122979A

公开(公告)日：2018-06-05

申请号：CN201710547154.6

申请日：2017-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  江宏礼 ,  许志成 ,  王菘豊 ,  陈奕升 ,  徐志安

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/45 ,  H01L21/823425 ,  H01L23/5226 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/41791 ,  H01L29/456 ,  H01L29/7851 ,  H01L2029/7858

Abstract: 半导体器件包括场效应晶体管(FET)。FET包括第一沟道、第一源极和第一漏极；第二沟道、第二源极和第二漏极；以及设置在第一沟道和第二沟道上方的栅极结构。该栅极结构包括栅极介电层和栅电极层。第一源极包括第一晶体半导体层并且第二源极包括第二晶体半导体层。第一源极和第二源极通过由一种或多种IV族元素和一种或多种过渡金属元素制成的合金层连接。第一晶体半导体层未与第二晶体半导体层直接接触。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN106935648A

公开(公告)日：2017-07-07

申请号：CN201610815080.5

申请日：2016-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  范富杰 ,  郑光茗 ,  霍克孝 ,  陈奕升 ,  刘思贤 ,  林国树 ,  叶力瑄

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明涉及作为高压装置的栅极电介质的凹陷浅沟槽隔离。具体的，本发明揭示一种方法，其包含：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分，以在所述隔离区中形成凹陷部；和形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠。在所述栅极堆叠的相对侧上形成源极区和漏极区。所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体装置MOS的部分。

公开(公告)号：CN102956706B

公开(公告)日：2016-02-24

申请号：CN201210251909.5

申请日：2012-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱振梁 ,  陈斐筠 ,  陈奕升 ,  萧世匡 ,  蔡俊琳 ,  郑光茗

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/41775 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/78 ,  H01L29/7823 ,  H01L29/7835

Abstract: 一种半导体器件包括：有源区域，具有沟道区域和至少一个翼区域，该至少一个翼区域与位于栅极介电层下方的沟道区域相邻。至少一个翼区域可以为在沟道区域两侧的两个对称翼区域。

公开(公告)号：CN103840001A

公开(公告)日：2014-06-04

申请号：CN201310051885.3

申请日：2013-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕升 ,  朱振樑 ,  萧世匡 ,  陈斐筠 ,  郑光茗

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336

CPC classification number: H01L29/66681 ,  H01L29/0619 ,  H01L29/41758 ,  H01L29/7823 ,  H01L29/7833 ,  H01L29/0684 ,  H01L29/0847 ,  H01L29/6659

Abstract: 一种集成电路包括：具有第一掺杂类型的高压阱，嵌入高压阱中的第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区具有第二掺杂类型并且通过高压阱中的沟道间隔开；在第一掺杂区和第二掺杂区中形成的源极/漏极区，每个源极/漏极区都具有第二掺杂类型并且比第一掺杂区和第二掺杂区更重度地掺杂；与每个源极/漏极区都间隔开的第一隔离区；和围绕每个源极/漏极区形成环的电阻保护氧化物。本发明公开了具有额外漏极OD增加的高压漏极延伸MOSFET。