-
公开(公告)号：CN102541749A
公开(公告)日：2012-07-04
申请号：CN201110459453.7
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F12/02
Abstract: 本发明公开了一种多粒度并行存储系统，该存储系统包括多个存储器、移位产生器、地址增量查找单元、地址移位器、行地址产生器和多个地址加法器。所述移位产生器用于根据外部输入的地址产生移位值Shift；所述地址增量查找单元用于根据读写粒度产生地址移位器的输入数据；地址移位器用于将输入的数据循环右移Shift个元素后输出到所述地址加法器一个输入端；所述行地址产生器用于根据外部输入的地址产生行地址，输入到每个地址加法器的另一个输入端；所述地址加法器用于将所述两个输入端输入的数据进行无符号相加，得到每个存储器的读写地址，并将其输入到所述多个存储器的地址输入端。本发明提出的存储系统可同时支持不同数据类型的矩阵行列数据并行读取，从而在根本上清除信号处理算法中转置操作的要求，提高信号处理算法执行效率。
-
公开(公告)号：CN101840383B
公开(公告)日：2012-07-04
申请号：CN201010162192.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种支持连续/离散地址多数据并行访问的可配置存储器，包括：存储阵列，用于储存数据，由存储单元按行和列排列构成，每个存储单元对应一个唯一的行列地址；处理数据输入输出的控制电路，用于处理数据的读出和写入行为；处理读写信号的控制电路，用于产生读写行为需要的控制信号；配置传输方式的控制寄存器，用于设置访问存储器的方式，该方式是连续地址多数据访问或离散地址多数据访问；地址选通电路，用于决定每个存储阵列使用哪组地址总线作为自己的地址线。利用本发明，实现了数据传输方式的多样化，进而满足了处理器对存储器进行高吞吐、高并行的数据访问需求。
-
公开(公告)号：CN102520906A
公开(公告)日：2012-06-27
申请号：CN201110413001.5
申请日：2011-12-13
Applicant: 中国科学院自动化研究所
IPC: G06F7/53
Abstract: 本发明公开了一种支持定浮点可重构的向量长度可配置的向量点积累加网络，包括：并行可重构乘法器，用于接收向量B、C和FBS、U选项作为输入，执行向量乘法操作，得到向量B、C的乘法结果B×C；浮点指数、尾数预处理部分，用于接收并行可重构乘法器的乘法结果B×C和标量A作为输入，完成选择浮点指数最大值、指数求差、移位对齐、补码转换和sticky位补偿操作，得到处理后的向量结果B×C和标量结果A；可重构压缩器部分，用于接收浮点指数、尾数预处理部分的处理结果，并对其进行压缩，得到“和串”S和“进位串”C；浮点指数、尾数后处理/定点操作部分，用于接收可重构压缩器部分的“和串”S和“进位串”C，完成尾数相加和后处理得到最终的向量点积累加结果。
-
公开(公告)号：CN102510273A
公开(公告)日：2012-06-20
申请号：CN201110442668.8
申请日：2011-12-27
Applicant: 中国科学院自动化研究所
IPC: H03H17/02
Abstract: 本发明公开了一种有限脉冲响应FIR滤波器。该FIR滤波器由滤波系数缓冲器、待滤波数据缓冲器、乘法器、累加器、累加寄存器和比较器构成。其中滤波系数缓冲器用来缓冲滤波器中用到的系数，待滤波数据缓冲器用来缓冲待滤波数据，乘法器用来计算单个滤波系数与BS个待滤波数据的乘法结果，累加器用来计算乘法器输出和累加寄存器输出的和，累加寄存器用来存放累加器的结果，比较器的输出用来指示当前累加器的输出是否为滤波输出。本发明FIR滤波器可以达到并行计算的高效率。
-
-
Patent Agency Ranking
公开(公告)号：CN101847087A
公开(公告)日：2010-09-29
申请号：CN201010162375.X
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F7/505
Abstract: 本发明公开了一种支持定浮点可重构的横向求和网络结构，包括依次连接的浮点指数操作部分、浮点尾数操作/定点操作部分、浮点规格化操作部分，其中：浮点指数操作部分，用于完成选择指数最大值以及求指数差，得到的指数差输出给浮点尾数操作/定点操作部分；浮点尾数操作/定点操作部分，用于完成浮点尾数的移位对齐、数据压缩、数据求和，以及对浮点结果的补码转换，同时通过另一旁路并行完成对浮点规格化操作中需要的前导0预测判断，得到的处理结果输出给浮点规格化操作部分；浮点规格化操作部分，用于完成浮点尾数的规格化移位和调整指数。利用本发明，降低了多输入浮点加法的关键通路延时，减少了定点求和所消耗的运算资源，并降低了功耗。
-
公开(公告)号：CN101833468A
公开(公告)日：2010-09-15
申请号：CN201010162391.9
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F9/45
Abstract: 本发明公开了一种在高性能计算系统中生成向量处理指令集结构的方法，该方法包括：步骤1：分析数字信号处理领域内的核心算法，得到各核心算法的逻辑表达式；步骤2：从该逻辑表达式中抽象出数字信号处理领域内的向量元操作；步骤3：根据抽象出的向量元操作，生成针对专用向量指令语法和行为的向量处理指令集结构。利用本发明，生成了适合于特定领域的向量处理指令集，大大提高了处理器的性能。
-
公开(公告)号：CN106502932A
公开(公告)日：2017-03-15
申请号：CN201610834031.6
申请日：2016-09-20
Applicant: 中国科学院自动化研究所
CPC classification number: G06F13/1652 , G06F13/4068
Abstract: 本发明公开了一种基于分层结构的片间互联接口及其写操作和读操作的方法。其中，该接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在数据链路层对数据缓冲区进行写操作时，从数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从数据缓冲区读取数据；数据链路层，被配置为在事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对读或写操作的数据进行分组；物理层，被配置为根据物理通道，对读或写操作数据进行分组，并处理数据链路层与物理链路之间的数据。通过本发明实施例解决了如何实现低延迟、高带宽及扩展性强的传输的技术问题。
-
公开(公告)号：CN103294446B
公开(公告)日：2017-02-15
申请号：CN201310176639.0
申请日：2013-05-14
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种定点乘累加装置，可以实现数字信号处理领域常用的多种运算，如乘法，累加，乘累加，支持资源复用，同一数据，假设位宽为4N，可将数据看成4个N位宽、2个2N位宽或1个4N位宽的数据，可以并行一次计算多个相同运算，如并行计算4个N位宽的乘法，运算的数据格式也可为实数、复数，整数、小数等多种形式。该定点乘累加装置十分灵活，对数字信号处理领域的算法有着较广的适用范围。
-
公开(公告)号：CN103226504B
公开(公告)日：2016-05-11
申请号：CN201310139457.6
申请日：2013-04-19
Applicant: 中国科学院自动化研究所
IPC: G06F11/22
Abstract: 本发明公开了一种可针对单核、同构多核或异构多核进行调试的装置，包括调试系统接口，集中调试模块，交换网络，全局调试模块和若干个分布式调试模块。该装置对目标核调试时，调试系统接口接收调试数据包并发送到集中调试模块进行命令解析，调试命令经过交换网络被发送到每个处理核所对应的分布式调试模块，各调试模块的调试结果信息经过集中调试模块被上传至调试系统接口。全局调试模块可以下行调试命令至各分布式调试模块并监控各分布式调试模块的调试事件状态。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.035 seconds)
