-
公开(公告)号：CN104425565A
公开(公告)日：2015-03-18
申请号：CN201410060066.X
申请日：2014-02-21
Applicant: 株式会社东芝
IPC: H01L29/06
CPC classification number: H01L29/872 , H01L21/18 , H01L29/0619 , H01L29/0688 , H01L29/0692 , H01L29/1608 , H01L29/66068 , H01L29/66212 , H01L29/66333 , H01L29/7395 , H01L29/7811 , H01L29/861 , H01L29/8611 , H01L2924/12032 , H01L2924/12036
Abstract: 本发明的实施方式涉及半导体装置及其制造方法。半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型。第一电极与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第三半导体区域具有第一部分和深度比第一部分浅的第二部分。第三半导体区域的第一半导体区域侧通过第一部分和第二部分构成凹凸形状。第二电极设置在第一半导体区域的与第一电极相反的一侧。
-
公开(公告)号：CN103579341A
公开(公告)日：2014-02-12
申请号：CN201310084170.8
申请日：2013-03-15
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/105 , H01L29/045 , H01L29/0878 , H01L29/1041 , H01L29/1095 , H01L29/1608 , H01L29/161 , H01L29/66068 , H01L29/7395 , H01L29/7802 , H01L29/78 , H01L29/0615 , H01L29/36 , H01L29/7393
Abstract: 根据实施例，一种晶体管，包括：结构体；绝缘膜；控制电极；第一电极；以及第二电极。所述结构体包括第一至第三半导体区，并且包括具有第一元素和第二元素的复合半导体。所述第一电极与所述第三半导体区电连续。所述第二电极与所述第一半导体区电连续。所述结构体具有设置在所述第二半导体区的下端上的第一区域以及除了所述第一区域之外的第二区域。所述第一区域是通过使得所述第二元素的气源的浓度与所述第一元素的气源的浓度的比率大于1.0形成的区域。所述第一区域中的所述第一导电类型的杂质浓度高于所述第二区域中的所述第一导电类型的杂质浓度。
-
公开(公告)号：CN103296089A
公开(公告)日：2013-09-11
申请号：CN201310063169.7
申请日：2013-02-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/739 , H01L21/336 , H01L21/331
CPC classification number: H01L21/0465 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66477 , H01L29/7395 , H01L29/7802 , H01L29/7827
Abstract: 本发明公开了一种半导体器件及其制造方法。根据一个实施例，所述半导体器件包括：第一、第二、第三、第四和第五半导体区，绝缘膜，控制电极以及第一和第二电极。所述第一、第二、第三、第四和第五半导体区包括碳化硅。所述第一半导体区具有第一杂质浓度，并且具有第一部分。在所述第一半导体区上设置所述第二半导体区。在所述第二半导体区上设置第三半导体区。在所述第一部分与所述第二半导体区之间设置所述第四半导体区。在所述第一部分与所述第三半导体区之间设置所述第四半导体区。所述第五半导体区包括设置在所述第一部分与所述第二半导体区之间的第一区，并且具有高于所述第一杂质浓度的第二杂质浓度。
-
公开(公告)号：CN101933146B
公开(公告)日：2012-06-27
申请号：CN200980103571.5
申请日：2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。
-
公开(公告)号：CN101933146A
公开(公告)日：2010-12-29
申请号：CN200980103571.5
申请日：2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。
-
Patent Agency Ranking
公开(公告)号：CN113394289A
公开(公告)日：2021-09-14
申请号：CN202010951166.7
申请日：2020-09-11
Applicant: 株式会社东芝
Abstract: 本发明提供能够减小特性变动的半导体装置。根据实施方式，半导体装置包括第1元件区域。第1元件区域包括第1～第3半导体区域、第1、第2导电层。第1半导体区域为第1导电型。第2导电层在第1半导体区域与第3部分区域肖特基接触。第2半导体区域为第2导电型。第3半导体区域为第1导电型。第3半导体区域的至少一部分在第2方向上位于第1部分区域与第1半导体部分之间。第3半导体区域中的第1导电型的杂质的浓度高于第1部分区域中的第1导电型的杂质的浓度。
-
公开(公告)号：CN106531799B
公开(公告)日：2020-07-03
申请号：CN201610064394.6
申请日：2016-01-29
Applicant: 株式会社东芝
Abstract: 实施方式的半导体装置包括：SiC层，具有第1面及第2面；栅极绝缘膜，设置于第1面上；栅极电极，设置于栅极绝缘膜上；第1导电型的第1SiC区域，设置于SiC层内，且一部分设置于第1面；第2导电型的第2SiC区域，设置于第1SiC区域内，且一部分设置于第1面；第1导电型的第3SiC区域，设置于第2SiC区域内，且一部分设置于第1面；及第1导电型的第4SiC区域，设置于第2SiC区域与栅极绝缘膜之间，在第1面由第2SiC区域夹着，且在第1面设置于第1SiC区域与第3SiC区域之间。
-
公开(公告)号：CN104425565B
公开(公告)日：2017-11-28
申请号：CN201410060066.X
申请日：2014-02-21
Applicant: 株式会社东芝
IPC: H01L29/06
CPC classification number: H01L29/872 , H01L21/18 , H01L29/0619 , H01L29/0688 , H01L29/0692 , H01L29/1608 , H01L29/66068 , H01L29/66212 , H01L29/66333 , H01L29/7395 , H01L29/7811 , H01L29/861 , H01L29/8611 , H01L2924/12032 , H01L2924/12036
Abstract: 本发明的实施方式涉及半导体装置及其制造方法。半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型。第一电极与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置在第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第三半导体区域具有第一部分和深度比第一部分浅的第二部分。第三半导体区域的第一半导体区域侧通过第一部分和第二部分构成凹凸形状。第二电极设置在第一半导体区域的与第一电极相反的一侧。
-
公开(公告)号：CN103681637A
公开(公告)日：2014-03-26
申请号：CN201310077451.0
申请日：2013-03-12
Applicant: 株式会社东芝
IPC: H01L25/04
CPC classification number: G05F3/20 , H01L2224/49113 , H01L2224/49175 , H01L2224/73265 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H02M7/003 , H01L2924/00
Abstract: 根据一个实施例，一种半导体器件包括：基板；第一电路部；和第二电路部。所述第一电路部包括：第一和第二开关元件，及第一和第二二极管。第二电路部包括第三和第四开关元件，及第三和第四二极管。第一开关元件与第二开关元件在第一方向上并置，并与第四开关元件在第二方向上并置。第三开关元件与第四开关元件在第一方向上并置，与第二开关元件在第二方向上并置。电压施加到第一和第三开关元件的电极，与第一电压相反极性的电压施加到第二和第四开关元件的电极。
-
公开(公告)号：CN103367405A
公开(公告)日：2013-10-23
申请号：CN201210321805.7
申请日：2012-09-03
Applicant: 株式会社东芝
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7889 , H01L29/045 , H01L29/1608 , H01L29/407 , H01L29/42368 , H01L29/66068 , H01L29/66825 , H01L29/7813
Abstract: 本发明涉及一种半导体装置及其制造方法。根据一个实施例，半导体装置包括第一、第二、第三和第四半导体区、控制电极、浮动电极和绝缘膜。第一区包含碳化硅。第二区设置在第一区上且包含碳化硅。第三区设置在第二区上且包含碳化硅。第四区设置在第三区上且包含碳化硅。控制电极设置在第四区、第三区和第二区中所形成的沟槽中。浮动电极设置在控制电极与沟槽的底表面之间。绝缘膜设置在沟槽与控制电极之间、沟槽与浮动电极之间以及控制电极与浮动电极之间。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.039 seconds)
