蚀刻方法及等离子体处理装置
    62.
    发明公开

    公开(公告)号:CN119698689A

    公开(公告)日:2025-03-25

    申请号:CN202380059568.8

    申请日:2023-08-22

    Abstract: 本发明提供改善蚀刻形状的技术。提供一种蚀刻方法,其包括下述工序:提供包括第一膜和第一膜上的第二膜的基板工序,且第一膜包含硅,第二膜包含至少1个开口;以及,由处理气体生成等离子体并对第一膜进行蚀刻的工序,且处理气体包含氟化氢气体、第一含卤素气体以及含磷气体,第一含卤素气体至少包含碳和除氟以外的卤素。

    蚀刻方法和等离子体处理装置
    63.
    发明公开

    公开(公告)号:CN118435328A

    公开(公告)日:2024-08-02

    申请号:CN202280084991.9

    申请日:2022-12-26

    Abstract: 一种蚀刻方法,包括:工序(a),提供具备有机膜和有机膜上的掩模的基板;工序(b),通过利用从包含含氧气体的第一处理气体生成的第一等离子体对有机膜进行蚀刻,来在有机膜形成凹部;以及工序(c),在工序(b)之后,使凹部暴露在从包含含钨气体的第二处理气体生成的第二等离子体中。

    蚀刻方法以及等离子体处理系统
    65.
    发明公开

    公开(公告)号:CN116895564A

    公开(公告)日:2023-10-17

    申请号:CN202310339939.X

    申请日:2023-03-31

    Abstract: 提供在具有腔室的等离子体处理装置中执行的蚀刻方法。该方法包含(a)向腔室内的基板支持部上提供基板的工序,基板具有第一含硅膜和至少包含与第一含硅膜不同的膜种类的含硅膜的第二含硅膜;(b)向腔室内供给包含HF气体以及含磷气体的处理气体的工序;以及(c)通过源射频信号在腔室内由处理气体生成等离子体并且通过偏置信号在基板上发生偏置电位,从而蚀刻第一含硅膜以及第二含硅膜的工序,在(c)的工序中,交替地重复(c1)供给源射频信号以及偏置信号的工序;以及(c2)停止源射频信号以及偏置信号的至少一个的供给或以比(c1)的工序中的至少一个功率的有效值低的功率的有效值供给源射频信号以及偏置信号的至少一个的工序。

    等离子体处理方法和等离子体处理系统

    公开(公告)号:CN116805579A

    公开(公告)日:2023-09-26

    申请号:CN202310255900.X

    申请日:2023-03-16

    Abstract: 本发明提供一种等离子体处理方法和等离子体处理系统,抑制蚀刻的形状异常。在具有腔室的等离子体处理装置中执行的等离子体处理方法包括:工序(a),提供具有含硅膜以及含硅膜上的掩模的基板;以及工序(b),对含硅膜进行蚀刻,其中,工序(b)包括:工序(b‑1),使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对含硅膜进行蚀刻;以及工序(b‑2),使用从包含氟化氢气体的第二处理气体生成的等离子体对含硅膜进行蚀刻,第二处理气体不包含含钨气体、或者以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。

    蚀刻方法和蚀刻装置
    67.
    发明公开

    公开(公告)号:CN115885368A

    公开(公告)日:2023-03-31

    申请号:CN202180051117.0

    申请日:2021-08-27

    Abstract: 蚀刻方法包括工序(a)、工序(b)、工序(c)以及工序(d)。在工序(a)中,向载置台上提供具有基底层和形成于基底层上的蚀刻对象膜的基板。在工序(b)中,从处理气体生成等离子体。在工序(c)中,通过向载置台供给具有第一频率的偏压电力对蚀刻对象膜进行蚀刻,来形成凹部。在工序(d)中,根据工序(c)后的凹部的深宽比,将偏压电力的频率变更为与第一频率不同的第二频率,来进一步对蚀刻对象膜进行蚀刻。在蚀刻方法中,在生成等离子体后到基底层露出为止的期间,连续地对蚀刻对象膜进行蚀刻。

    基板处理方法和基板处理装置
    68.
    发明公开

    公开(公告)号:CN115312383A

    公开(公告)日:2022-11-08

    申请号:CN202210470922.3

    申请日:2022-04-28

    Abstract: 本公开提供一种基板处理方法和基板处理装置,控制在等离子体蚀刻中形成的开口的形状。本公开所涉及的基板处理方法包括以下工序:准备具有含硅电介质膜的基板到基板支承器上;以及由包含含氢和氟的气体的处理气体生成等离子体,来蚀刻所述含硅电介质膜,所述蚀刻的工序包括以下工序:向腔室内供给所述处理气体;向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号的电力供给工序;以及向上部电极施加第一电偏压。

    基板处理装置和基板处理方法
    69.
    发明公开

    公开(公告)号:CN115312381A

    公开(公告)日:2022-11-08

    申请号:CN202210463121.4

    申请日:2022-04-28

    Inventor: 户村幕树

    Abstract: 本发明提供一种基板处理装置和基板处理方法,用于抑制因等离子体而产生的损伤。在一个例示性的实施方式中,提供一种基板处理装置。基板处理装置具备:腔室;基板支承器,其设置于腔室内;气体供给部,其设置于腔室内,与包含HF气体和CxHyFz(x和z为1以上的整数,y为0以上的整数)气体的反应气体的供给源连接;以及等离子体生成部,其构成为从自气体供给部供给到腔室内的反应气体生成等离子体,其中,腔室内暴露于等离子体的部分中的至少一部分由导电性的含硅材料构成。

    基板处理方法和基板处理系统
    70.
    发明公开

    公开(公告)号:CN114512398A

    公开(公告)日:2022-05-17

    申请号:CN202111326876.1

    申请日:2021-11-10

    Abstract: 本发明提供一种基板处理方法和基板处理系统。基板处理方法包括将具有形成有凹部的第一膜和掩模的基板搬入第一腔室内的工序、将设基板的温度为200℃以上的工序、向第一腔室内供给含硅反应种并使含硅反应种吸附于凹部的侧壁的工序、向第一腔室内供给含氮反应种来在凹部的侧壁形成第二膜的工序、将基板搬入第二腔室内的工序、将基板的温度设为100℃以下的工序以及对凹部的底部进行蚀刻的工序。另外,第二膜的膜厚为20nm以下,凹部的底部的膜厚与凹部的上部侧壁的膜厚之比为0.7以上。另外,按照所记载的顺序重复执行上述各工序,直至从掩模的开口部起至凹部的底部为止的深度尺寸与掩模的开口尺寸之比成为50以上。

Patent Agency Ranking