一种横向SOI功率半导体器件

    公开(公告)号:CN103441147A

    公开(公告)日:2013-12-11

    申请号:CN201310346866.3

    申请日:2013-08-09

    Abstract: 一种横向SOI功率半导体器件,属于功率半导体器件技术领域。器件元胞结构包括衬底、绝缘介质层及绝缘介质层上方的器件有源层,器件有源层包括源区、漏区、栅和漂移区;其中源区和漏区之间的漂移区由两个平行于器件横向方向的第一半导体掺杂区中间夹一个第二半导体掺杂区形成三明治结构,其中第一半导体掺杂区的导电类型与源区结构中的第一导电类型半导体体区的导电类型不同;在两个第一半导体掺杂区的外侧面分别具有一层高k介质层。本发明能够缓解横向超结SOI功率半导体器件存在的衬底辅助耗尽效应,不存在超结功率半导体器件中需要考虑的超结结构的电荷平衡问题,具有更高的反向耐压性能和更低的正向导通电阻,且制作工艺难度和成本相对较低。

    一种逆导型IGBT
    52.
    发明授权

    公开(公告)号:CN106206679B

    公开(公告)日:2019-08-23

    申请号:CN201610786770.2

    申请日:2016-08-31

    Abstract: 本发明属于功率半导体器件技术领域,涉及一种逆导型IGBT。本发明的逆导型IGBT,其技术方案是:在N型高阻半导体材料表面形成P型区,所述P型区表面并列交替形成N型发射区和P型体接触区。在N型发射区中部形成贯穿P型区且底部与N型高阻半导体相接触的介质槽,由介质槽中的导电材料引出栅电极,形成槽栅结构;所述N型发射区和P型体接触区的共同引出端为发射极电极。在N型高阻半导体材料的背面,由连续交替变换的N型区和P型区形成集电区,所述N型和P型区的共同引出端为集电极。所述集电区的顶部引入电场截止区,电场截止区与集电区之间在器件纵向方向上有距离,电场截止区由沿器件横向方向连续交替变换的重掺杂N型区和轻掺杂P型区组成。

    一种逆导型IGBT
    53.
    发明授权

    公开(公告)号:CN106252399B

    公开(公告)日:2019-03-29

    申请号:CN201610786927.1

    申请日:2016-08-31

    Abstract: 本发明属于功率半导体器件技术领域,涉及一种逆导型IGBT。本发明的逆导型IGBT,其技术方案是:在N型高阻半导体材料表面形成P型区,所述P型区表面沿器件横向方向并列交替形成N型发射区和P型体接触区。在N型发射区中具有介质槽,由位于槽内壁的绝缘介质层和由绝缘介质层包围的导电材料构成,形成槽栅结构;所述N型发射区和P型体接触区的共同引出端为发射极电极。在N型高阻半导体材料的背面,沿器件横向方向由连续交替变换的N型区和P型区形成集电区,所述N型和P型区的共同引出端为集电极。其特征在于:所述集电区的顶部引入具有电场截止作用的重掺杂N型岛,重掺杂N型岛沿器件横向方向间断分布,相邻重掺杂N型岛之间为高阻N型漂移区。

    基于区块链的农产品供应链追溯系统及方法

    公开(公告)号:CN109034842A

    公开(公告)日:2018-12-18

    申请号:CN201810764444.0

    申请日:2018-07-12

    CPC classification number: G06Q30/0185 G06K17/0022

    Abstract: 本发明提出了一种基于区块链的农产品供应链追溯系统及方法,主要解决现有技术中存在的追溯速度随着区块链中信息增多而大幅度下降以及追溯准确度较低的技术问题,主要步骤为:功能选择模块发送启源请求;数据上链模块响应启源请求,并发送启源结果;显示模块显示启源结果;功能选择模块判断售点是否将农产品售卖给消费者;数据上链模块接收功能选择模块发送的新增追溯请求,并向追溯模块发送追溯请求;追溯模块与数据上链模块信息交互;数据上链模块获取新增追溯结果并发送至显示模块;显示模块显示新增追溯结果;追溯模块响应功能选择模块发送的追溯请求,并发送追溯结果;显示模块显示追溯结果。

    一种具有三栅结构的HK SOI LDMOS器件

    公开(公告)号:CN106024858B

    公开(公告)日:2018-10-26

    申请号:CN201610333480.2

    申请日:2016-05-19

    Abstract: 本发明属于半导体技术领域,具体涉及一种具有三栅结构的HK SOI LDMOS器件。本发明具有以下几个特点:一、具有三个分离的栅结构,包括一个平面栅和两个沟槽栅,在开态时,三栅结构可以形成包括横向和纵向在内的多个沟道,增大沟道密度,提高电流,降低比导通电阻;二、从靠近半导体体区的漂移区内嵌入高K介质,其与漂移区在纵向上交替排列,开态时在靠近高K的漂移区侧壁形成电子积累层,提供低阻通道,降低比导通电阻,关态时高K介质辅助耗尽漂移区,提高漂移区掺杂,并改善电场,进一步降低比导通电阻并提高耐压;三、采用SOI结构,提高纵向耐压,减小泄漏电流,消除闩锁效应。

    一种横向IGBT
    56.
    发明公开

    公开(公告)号:CN106024873A

    公开(公告)日:2016-10-12

    申请号:CN201610344066.1

    申请日:2016-05-20

    CPC classification number: H01L29/7393 H01L29/0603 H01L29/0684 H01L29/4236

    Abstract: 本发明属于功率半导体器件技术领域,涉及一种横向IGBT。本发明的横向IGBT器件,其技术方案是:SOI层上层两端分别具有P型阱区和N型阱区;N型阱区表面远离P型阱区的一端具有P型阳极区,P型阱区表面远离N型阱区的一端具有相互独立的P型体接触区和N型阴极区,N型阴极区位于靠近N型阱区的一侧;由P型体接触区和N型阴极区引出阴极电极;其特征在于,在靠近器件阴极一侧引入隔离槽,隔离槽沿器件纵向方向有开口,且隔离槽由位于槽内壁的介质层和由介质层包围的导电材料构成,其侧壁与P型阱区中的N型阴极区接触形成槽栅结构,所述P型体接触区和N型阴极区沿器件纵向方向均分为两段,两段之间有间距,并沿器件的横向中线呈对称结构。

    一种具有超结的RB-IGBT
    58.
    发明公开

    公开(公告)号:CN105932056A

    公开(公告)日:2016-09-07

    申请号:CN201610513921.7

    申请日:2016-07-01

    CPC classification number: H01L29/0611 H01L29/7393

    Abstract: 本发明属于功率半导体技术领域,特别涉及一种具有超结的RB‑IGBT。本发明相对于传统结构,主要提出了在漂移区中设置超结结构和增加集电极槽,由于超结结构的存在,使得其纵向电场近似为矩形分布。传统NPT结构由于不存在超结结构,其纵向电场近似为三角形分布。所以在耐压相同的情况下,新器件所需厚度更薄,导通压降更低。新器件在反向耐压状态下,由于集电极槽的存在,第一N型层被全耗尽,而不会在P型集电极层和第一N型层形成的PN结处提前击穿,保证了与正向耐压对称的反向耐压值。本发明的有益效果为,能够双向耐压相对于传统结构,本发明具有更高速度和更低功耗的优点,需要更少的元器件构成双向开关。

    基于多Agent的资源聚合方法

    公开(公告)号:CN105069010A

    公开(公告)日:2015-11-18

    申请号:CN201510394107.3

    申请日:2015-07-07

    CPC classification number: G06F17/30864

    Abstract: 本发明公开了一种基于多Agent的资源聚合方法,是针对计算机与网络技术的广泛应用中分散在复杂异构网络中的资源越来越多,解决分布式环境中将分散资源进行有效聚合的技术问题。其实现步骤为:在分布式系统中对基于Agent的资源聚合方法进行配置;根据用户输入的任务需求,任务Agent对其进行分解和描述;根据任务描述信息,决策Agent将任务分发给相应的服务Agent;服务Agent在Agent联盟内选择资源Agent执行任务,任务的执行结果反馈给用户Agent,并显示在用户界面中。本发明服务Agent和资源Agent之间的通信遵循扩展合同网协议,降低了Agent之间通信量,能够快速响应用户的任务需求。资源Agent能够选择加入和退出Agent联盟,具备动态特性,增强了资源聚合方法的灵活性、可扩展性。

    一种槽型横向MOSFET器件的制造方法

    公开(公告)号:CN104253050A

    公开(公告)日:2014-12-31

    申请号:CN201410143064.7

    申请日:2014-04-10

    Abstract: 一种槽型横向MOSFET器件的制造方法,属于功率半导体器件制造技术领域。本发明通过刻蚀深槽、热生长形成绝缘介质层、淀积半导体层、平坦化半导体层、倾斜离子注入、高温推结、淀积绝缘介质以及平坦化绝缘介质,最后形成有源区和电极等关键工艺步骤,实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点:第一,本发明可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区,有利于提高器件的耐压,降低导通电阻和缩小器件横向尺寸;第二,不需要复杂的掩膜,降低了工艺成本;第三,避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。

Patent Agency Ranking