-
公开(公告)号:CN212625590U
公开(公告)日:2021-02-26
申请号:CN202021961880.6
申请日:2020-09-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本实用新型涉及一种碳化硅肖特基半导体器件,其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中,第一阳极结构设置在第二电子型半导体上,第二阳极结构设置在第二空穴型半导体层上,第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度,第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题,进而降低碳化硅肖特基半导体器件正向导通的损耗,提高碳化硅肖特基半导体器件的工作效率。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN211828777U
公开(公告)日:2020-10-30
申请号:CN202020128041.X
申请日:2020-01-19
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/872 , H01L21/335 , H01L29/16
Abstract: 本实用新型涉及半导体技术领域,公开一种碳化硅功率二极管,包括:碳化硅衬底;形成于碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区;有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区;N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度;场限环终端区包括多个间隔设置的P+区;形成于至少一个N型区的第一肖特基接触金属;形成于N型碳化硅外延层的阳极金属层,阳极金属层包括阳极金属和第二肖特基接触金属,第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒,用于降低碳化硅功率二极管的正向导通压降。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN212517215U
公开(公告)日:2021-02-09
申请号:CN202021074035.7
申请日:2020-06-11
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/324 , H01L21/329
Abstract: 本实用新型涉及电子器件技术领域,公开了一种MPS二极管器件,该包括MPS二极管器件并联设置的多个元胞,其中:每个元胞包括阴极电极以及依次形成于阴极电极上的衬底、外延层、缓冲层和阳极电极,外延层背离衬底的一侧形成有两个有源区,缓冲层的禁带宽度大于外延层的禁带宽度且缓冲层的材质与外延层的材质为同素异形体,缓冲层中与有源区相对的位置形成有第一开孔,第一开孔内形成有欧姆金属层。该MPS二极管器件在降低反向漏电损耗的同时降低了正向导通损耗,使得反向漏电和正向工作电压这两个性能参数同时得以改善,从而使得该MPS二极管器件的性能更好。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN211350654U
公开(公告)日:2020-08-25
申请号:CN202020371789.2
申请日:2020-03-23
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L29/868 , H01L29/872 , H01L21/329
Abstract: 本实用新型涉及半导体器件技术领域,公开了一种碳化硅功率二极管,该碳化硅功率二极管包括衬底、漂移层和第一欧姆金属层,漂移层形成于衬底一侧的表面,漂移层远离衬底的表面具有有源区,有源区包括间隔的多个第一P+注入区和间隔的多个第二P+注入区,各第一P+注入区的结深大于各第二P+注入区的结深,且漂移层上各第一P+注入区背离衬底的一侧均为豁口结构;第一欧姆金属层与第一P+注入区一一对应,各第一欧姆金属层位于对应的豁口结构中,并与对应的第一P+注入区欧姆接触。该碳化硅功率二极管能够提高碳化硅结势垒肖特基二极管的抗浪涌电流能力。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN210956680U
公开(公告)日:2020-07-07
申请号:CN202020123248.8
申请日:2020-01-17
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L21/329
Abstract: 本实用新型涉及半导体技术领域,公开了一种碳化硅功率器件终端结构,该终端结构包括:N型碳化硅衬底;形成于N型碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层背离N型碳化硅衬底的一侧形成有沿平行N型碳化硅衬底方向排列的P+区、第一JTE区以及第二JTE区,第一JTE区与第二JTE区不同层设置;形成于N型碳化硅外延层背离N型碳化硅衬底一侧的介质钝化层,第一JTE区或者第二JTE区与介质钝化层接触。上述终端结构中第一JTE区与第二JTE区位于不同层,第一JTE区与第二JTE区中的一个与介质钝化层接触,减小了JTE区与介质钝化层之间的接触面积,可降低介质钝化层界面电荷对JTE终端耐压的影响。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN210628308U
公开(公告)日:2020-05-26
申请号:CN201921770901.3
申请日:2019-10-21
Applicant: 珠海格力电器股份有限公司
IPC: H01L27/06 , H01L21/8258
Abstract: 本实用新型涉及芯片技术领域,公开了一种集成芯片,该集成芯片,包括:晶圆层,晶圆层包括第一单晶硅层、第二单晶硅层以及中间的二氧化硅介质层,第一单晶硅层形成有第一芯片;还包括依次形成于第一单晶硅层上的第一介质层、第一金属部,第一金属部与对应的第一芯片的电连接部之间通过过孔电性连接;还包括依次形成于第二单晶硅层上的第二芯片器件层、第二介质层、第二金属部,第二芯片器件层形成第二芯片,第二金属部与对应的第二芯片的电连接部之间通过过孔电性连接;第二金属部通过过孔与对应的第一金属部电性连接。该集成芯片将相同或不同的多个芯片集成于晶圆的两侧,简化了芯片之间的连接且体积小。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-