-
公开(公告)号：CN101989942A
公开(公告)日：2011-03-23
申请号：CN200910165362.5
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统，其中，所述仲裁控制方法包括：对通信请求进行排序，所述排序与所述通信请求的链路距离和提交时间相关；对排序的所述通信请求进行筛选并提交筛选后的通信请求；根据所提交的通信请求的类型，对所述通信请求进行仲裁，返回仲裁失败响应或仲裁成功响应；根据所述仲裁响应，更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配，简化了仲裁过程，提高了流水仲裁能力和链路的通信效率。
-
公开(公告)号：CN115374912A
公开(公告)日：2022-11-22
申请号：CN202211038174.8
申请日：2022-08-29
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机数据计算领域，具体涉及到异构计算系统的设计。本发明是通过以下技术方案得以实现的：一种用于异构计算的融合算子设计方法，包含如下步骤：S01、归一化算子划分步骤；在该步骤中，将归一化算子划分成和计算算子与线性缩放算子两个算子，S02、算子融合步骤；依次将所述线性缩放算子、激活算子、卷积算子、所述和计算算子组成一个融合算子。本发明的目的是提供一种用于异构计算的融合算子设计方法和异构计算系统，在保证操作的正确性和操作种类不变的情况下，对算子的融合方式进行全新的设计和拆分，使得大量计算过程的数据交互均在片上进行，优化数据交互的带宽使用效率。
-
公开(公告)号：CN115169541A
公开(公告)日：2022-10-11
申请号：CN202210986917.8
申请日：2022-08-17
Applicant: 无锡江南计算技术研究所
IPC: G06N3/04 , G06F15/173 , G06F9/50 , G06F9/48
Abstract: 一种张量、向量、标量计算加速和数据调度系统，属于高性能计算技术领域。本发明包括：标量处理单元：用于取指和译码，以及发送指令；向量处理单元：用于接收来自标量处理单元的向量指令，完成向量类型数据的调度和计算；张量处理单元：用于接收来自标量处理单元的张量指令，完成张量类型数据的调度和计算；多端口本地数据存储单元：用于存储不同处理单元处理的数据，并支持不同处理单元对自身处理数据的同时读写；多功能直接内存访问单元：用于实现内存到各个功能单元之间的数据通信；在线远程存储访问单元：用于实现不同处理单元间数据的直接交互。本发明能够有效提升复杂算法中张量计算、向量计算、标量计算的算力和数据调度的灵活性。
-
公开(公告)号：CN110727412B
公开(公告)日：2022-01-07
申请号：CN201910867700.3
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: G06F7/487
Abstract: 本发明公开了一种基于掩码的混合浮点乘法低功耗控制方法。包括硬件自动确定混合浮点乘法操作类型，将标准的浮点乘数与被乘数尾数的高位填充全0，使所述浮点乘数、所述被乘数均与复用定点硬件乘法器输入位宽相同；对于浮点乘法操作，将填充后的浮点乘数与被乘数根据预设的乘法编码规则、符号扩展规则获得部分积，并将无效尾数移至高位，采用掩码控制无效尾数不参与部分积压缩求和运算，以节省逻辑功耗。本发明还公开了一种基于掩码的混合浮点乘法低功耗控制装置。本发明支持复用定点乘法硬件实现浮点乘法的低功耗控制，硬件自动检测浮点乘法运算，基于掩码控制高位扩充位编码，具有硬件开销低、易于逻辑实现、功耗控制简单等优点。
-
公开(公告)号：CN110688156B
公开(公告)日：2021-02-02
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
Patent Agency Ranking
公开(公告)号：CN112163187A
公开(公告)日：2021-01-01
申请号：CN202011290004.X
申请日：2020-11-18
Applicant: 无锡江南计算技术研究所
IPC: G06F17/14
Abstract: 本发明涉及数字信号处理领域，具体涉及一种超长点数超高性能FFT计算装置。本发明通过以下技术方案得以实现的：一种超长点数超高性能FFT计算装置，包含FFT计算模块和控制单元，所述FFT计算模块数量为两个，分别为计算模块一和计算模块二；还包含两个三维转置存储器和二维转置存储器；三维转置存储器一的数据输入端连接主存，数据输出端连接计算模块一；所述二维转置存储器的数据输入端连接所述计算模块一，数据输出端连接所述计算模块二。本发明的目的是提供一种超长点数超高性能FFT计算装置，通过全新的数据转置处理方式，增加数据平滑性，使得FFT数据处理过程中数据带宽利用率高，大大增加处理效率。
-
公开(公告)号：CN110716812A
公开(公告)日：2020-01-21
申请号：CN201910864442.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种支持高并发的分布式同步管理方法与装置，属于计算机体系结构与处理器微结构设计技术领域。该支持高并发的分布式同步管理方法与装置包括如下步骤：S1：选取处理器中第一预设核心作为管理者，其他核心作为参与者；S2：参与者发出向管理者发出同步请求，管理者接收参与者发出的同步请求；S3：当各个参与者发现自己到达同步点后，通过举手方式发送同步状态达到管理者以通知管理者参与者已到达同步点；S3：管理者在确认参与者与自己已到达同一同状态后，通知参与者与自己同步结束。本发明支持多个处理器核同步操作的并发，同步效率较高。
-
公开(公告)号：CN110716709A
公开(公告)日：2020-01-21
申请号：CN201910864339.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/503
Abstract: 本发明提供支持进位借位正常传递的多精度大整数算术运算加速单元，属于计算机体系结构和处理器微结构技术领域。该支持进位借位正常传递的多精度大整数算术运算加速单元包括512位操作数A[511:0]、512位操作数B[511:0]、进位借位寄存器索引idx、进位借位寄存器、512位运算结果RSLT[511:0]、功能码opf和运算装置。本发明可以直接实现512位数据之间的加减运算，进位借位寄存器保存512位计算的进借位，便于扩展实现更高精度大整数之间的加减运算，还可以直接实现两组128位数据之间的乘法运算，配合移位加操作可扩展实现更高精度大整数之间的乘法运算。
-
公开(公告)号：CN110688156A
公开(公告)日：2020-01-14
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
公开(公告)号：CN106126434B
公开(公告)日：2019-04-30
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.041 seconds)
