-
公开(公告)号:CN106201912A
公开(公告)日:2016-12-07
申请号:CN201510232662.6
申请日:2015-05-08
IPC: G06F12/08
Abstract: 本发明实施例公开了一种内存访问方法,用于降低计算机系统的功耗。本发明实施例方法包括:在SCM处于关闭状态且DRAM处于开启状态时,确定计算机系统的负载状态;若计算机系统处于低负载状态,则开启SCM,并将DRAM中的数据写入SCM;当将DRAM中的数据写入SCM后,关闭DRAM。本发明实施例提供的方法在计算机系统处于高负载状态时,使用DRAM作为内存,能够满足高负载计算机系统对容量和速度的需求;在计算机系统处于低负载状态时,使用SCM作为内存,能够减少内存刷新造成的功耗。本发明实施例还提供了相关的计算机系统。
-
公开(公告)号:CN103390628B
公开(公告)日:2016-08-03
申请号:CN201210141482.3
申请日:2012-05-08
Applicant: 复旦大学
Abstract: 本发明提供集成于集成电路的后端结构的电阻型存储器及其制备方法,属于存储器技术领域。该电阻型存储器集成在后端结构中,对用于形成垂直电极的通孔,通孔周围的介质层被部分地水平横向刻蚀以形成一个或多个水平沟槽,水平沟槽被用来定义形成存储功能层,并且在所述水平沟槽中依次形成用于形成双向二极管的金属内电极、半导体层、金属水平电极。该电阻型存储器实现了三维的堆叠排列、密度高、制备效率高、成本低、功耗低,并且可以适用于双极性电阻型存储器。
-
公开(公告)号:CN103123806B
公开(公告)日:2016-08-03
申请号:CN201110369979.6
申请日:2011-11-20
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明属动态随机存取存储器技术领域,涉及一种动态随机存取存储器的列选择信号的控制电路。所述控制电路包括列选择信号生成电路,还包括:与所述动态随机存取存储器的存储单元相应的冗余单元、以及冗余字线驱动模块;其中,当所述冗余单元的放大读出电压与预置的电压阈值相匹配时,所述列选择信号生成电路生成列选择信号。该动态随机存取存储器,其包括存储阵列、存储阵列中的存储单元的读通路,其特征在于,所述存储阵列中还包括冗余单元,所述动态随机存取存储器还包括该列选择信号的控制电路。该动态随机存取存储器在保证读可靠性的同时,提高读操作速度。
-
-
公开(公告)号:CN104795086A
公开(公告)日:2015-07-22
申请号:CN201410028573.5
申请日:2014-01-21
IPC: G11C5/06
Abstract: 本发明实施例公开了一种存储阵列、存储器及存储阵列控制方法,减少整个存储阵列的功耗,提升存储容量。存储阵列包括:存储单元,其存储区域顶部端口分别与阴极总线、阳极总线相连,其读写装置包括第一端口和第二端口,其存储区域包括第三端口和第四端口,对于一个存储单元,第一端口与第二列选通管相连,第二端口通过第一开关管与行译码器相连,第三端口通过第二开关管连接至第一列选通管和行译码器,第四端口通过第三开关管连接至第一列选通管和行译码器;通过对阴极总线、阳极总线、行译码器与第一列选通管的控制,选通存储单元和输入进行移位操作的信号;通过对行译码器与第二列选通管的控制,选通读写装置和输入进行读写操作的信号。
-
公开(公告)号:CN102339949B
公开(公告)日:2015-04-22
申请号:CN201010239033.3
申请日:2010-07-28
Applicant: 复旦大学
Abstract: 本发明属于一次可编程存储器技术领域,具体为一种高可靠性一次可编程存储(OTP)单元、存储器及其制备方法。该OTP单元包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层。该存储介质层包括:第一金属氧化物层和第二金属氧化物层,第一和第二金属氧化物层之间形成用于编程的相邻接区域。该OTP包括按行和列排列的多个所述一次可编程存储单元。本发明OTP可靠性高、编程电压低、单元面积小、可集成于集成电路的后端结构中、工艺灵活性强,其制备方法相对简单、成本低。
-
公开(公告)号:CN104425707A
公开(公告)日:2015-03-18
申请号:CN201310382143.9
申请日:2013-08-28
Abstract: 本发明实施例公开了一种磁性存储轨道的制备方法,包括:通过刻蚀工艺在硅体上刻蚀出H个第一凹形空间,所述H为大于1的整数;在所述H个第一凹形空间中沉积一层磁性材料,并在沉积所述磁性材料后的第一凹形空间中填满硅材料,以构造硅与磁性材料的组合体;将所述组合体第一面所裸露的磁性材料刻蚀掉或者氧化为绝缘体,以得H个U形磁性存储轨道,其中,所述第一面为所述组合体包括的所述第一凹形空间的开口所在的面。相应地,本发明实施例还提供磁性存储轨道的制备设备和磁性存储轨道。本发明实施例可以提高制造磁性存储轨道的效率。
-
公开(公告)号:CN102237132B
公开(公告)日:2014-01-22
申请号:CN201010167521.8
申请日:2010-05-06
Applicant: 复旦大学
Abstract: 本发明属于存储器技术领域,具体提供一种具有冗余阵列的存储器。该存储器通过采用阻变存储器阵列替代现有技术的熔丝阵列,用来存储该存储器的基本存储阵列中的缺陷或失效存储单元的相关信息以提高存储器的可靠性。因此,该存储器具有面积小、用来存储所述存储阵列中的缺陷或失效存储单元的相关信息的存储器易于编程、并且易按比例缩小的特点。
-
公开(公告)号:CN102081963B
公开(公告)日:2013-06-12
申请号:CN200910199382.4
申请日:2009-11-26
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/409 , G11C11/4063
Abstract: 本发明提供一种增益单元eDRAM单元、存储器及制备方法,属于嵌入式动态随机存储器(eDRAM)技术领域。该发明提供的增益单元eDRAM单元在存储节点处增加一个MOS电容,从而提高增益单元eDRAM单元的数据保持时间,降低刷新频率,减小由该增益单元eDRAM单元组成的存储器的功耗。同时由于所增加的MOS电容可以与标准MOS工艺兼容,因此具有制备成本低的特点。
-
公开(公告)号:CN102081962B
公开(公告)日:2013-06-12
申请号:CN200910199380.5
申请日:2009-11-26
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/409
Abstract: 本发明属于动态随机存储器技术领域,具体为一种增益单元eDRAM单元、存储器及其操作方法。本发明提供的增益单元eDRAM单元是在写MOS晶体管、读MOS晶体管、写字线、写位线、读字线、读位线、等效寄生电容的基础上,增加耦合互补MOS晶体管和接到固定电压的公共位线而获得,使该增益单元eDRAM单元具有数据保持时间长、刷新频率低的特点,由该增益单元eDRAM单元形成的存储器具有读取速度快、功耗低的特点。
-
-
-
-
-
-
-
-
-