-
公开(公告)号：CN101621488A
公开(公告)日：2010-01-06
申请号：CN200910056141.4
申请日：2009-08-07
Applicant: 复旦大学
IPC: H04L27/22
Abstract: 本发明属于数字通信传输同步技术领域，具体为DVB-S2系统接收机全模式物理层帧同步方法。本发明充分利用物理层帧结构的特点，通过在有导频模式下抽取导频信息后联合帧头90个符号抽取得到的信息，在无导频模式下利用帧头90个符号抽取得到的信息，分别进行差分相关处理后进入并行滑动峰值检测窗口，在每个窗口内进行峰值检测判决时引入双峰值检测方案并做出相应判决。本发明可加快帧同步捕获帧头的速度，明显提高系统工作在低信噪比及较大频偏时帧同步相关峰的性能，准确地给出帧同步及起始位置信息。另外也对差分相关处理时的乘法器用简单的控制交换单元代替，保证其具有较低的复杂度。
-
公开(公告)号：CN101242262A
公开(公告)日：2008-08-13
申请号：CN200810034327.5
申请日：2008-03-06
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种高级加密标准的二维奇偶校验检错方法及其实现硬件。该方法采用对高级加密标准中的数据进行水平方向和垂直方向的二维奇偶校验，对高级加密标准中的奇数个错误能够完全覆盖，对偶数个错误有极高的覆盖率，尤其是对两个错误的情况达到完全覆盖，能够有效的抗击差错攻击。实现本发明方法的硬件采用主运算模块和二维奇偶校验位计算模块完全平行的结构，其中主模块运算中，128比特的数据被分成4组32比特的数据，采用2级流水线结构，校验位计算模块采用32比特数据计算方式。该硬件结构对高级加密标准的数据吞吐率没有影响，引入的额外的硬件成本很小，适合于对安全性要求较高，同时对硬件面积要求苛刻的应用领域。
-
公开(公告)号：CN101136891A
公开(公告)日：2008-03-05
申请号：CN200710044716.1
申请日：2007-08-09
Applicant: 复旦大学 , 上海复旦微纳电子有限公司
Abstract: 本发明属于数字信号处理和数字通信技术领域，具体为一种基于流水线结构的3780点快速傅里叶变换(FFT)处理器，它根据混合基算法，先将3780点FFT分解为63×60，其中63点FFT和60点FFT又根据素因子算法分别分解为7×9和5×3×4。其特征在于，各个子FFT运算单元均采用基于流水线的状态设计，并使用“乒乓”结构的存储单元存放运算数据，从而构成了全流水线结构的3780点FFT处理器，使输入数据可以不间断的进行FFT运算，并不断输出运算结果，提高了处理器的数据吞吐率，并降低了存储器读写地址控制的复杂度。
-
公开(公告)号：CN101136731A
公开(公告)日：2008-03-05
申请号：CN200710044714.2
申请日：2007-08-09
Applicant: 复旦大学 , 上海复旦微纳电子有限公司
IPC: H04L5/06
Abstract: 本发明属于数字电视地面传输技术领域，具体为一种利用一组连续传输参数信令(TPS)消除数字电视地面传输国家标准系统中相位噪声的方法。本发明方法包括先对接收到的TPS子载波做相位噪声估计，通过解一组方程和离散傅立叶逆变换(IDFT)得到时域相位噪声估计，然后使用该时域相位噪声估计对相应未作离散傅立叶变换(DFT)的数据进行相位补偿，补偿后的信号再经过DFT转化到频域，并经过均衡处理，获得需要结果。理论分析及仿真结果表明，基于TPS消除相位噪声的方法在加性高斯白噪(AWGN)信道下及多径信道下都能显著提高误符号率(SER)性能。
-
公开(公告)号：CN100346268C
公开(公告)日：2007-10-31
申请号：CN200510028912.0
申请日：2005-08-18
Applicant: 复旦大学 , 上海微科集成电路有限公司
IPC: G06F1/32
Abstract: 本发明属集成电路技术领域，具体为一种信息安全SoC的动态功耗管理方法。信息安全SoC是计算密集型的专用集成电路，主要由微控制器MCU、密码运算单元、真随机数发生器、DMA控制器、存储器、USB接口控制器、总线控制器以及中断控制器、UART控制器和时钟管理模块等必要外设构成。其工作过程决定了并非每一个部件都同时参与工作。本发明根据信息安全SoC的工作过程将其构成模块划分为多个时钟区域，然后用DPM技术的嵌入式软件管理每个时钟区域的时钟供给：对于不参与当前工作的模块完全关闭其时钟输入，在需要参与工作时重新打开时钟供给。本发明中阐述的动态功耗管理技术能极大地降低信息安全SoC的系统功耗。
-
Patent Agency Ranking
公开(公告)号：CN1760849A
公开(公告)日：2006-04-19
申请号：CN200510110254.X
申请日：2005-11-10
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种针对8位嵌入式CPU的AMBATM外围接口电路。该外围接口电路由总线状态机、时钟控制模块、数据控制模块、地址控制模块经电路连接组成。在总线状态机控制下，数据、地址、时钟三个控制模块协同工作，以解决32位总线和8位CPU在时序和数据宽度等方面的矛盾。加上外围接口电路的8位CPU，能够像32位CPU一样工作，仍采用原指令系统，可以直接嵌入到SoC系统中，而无需对其它模块作相应的修改。这样可缩短设计时间，提高IP复用效率。在性能上，其相当于同类8位嵌入式CPU的处理速度，但其面积和成本远小于32位的微处理器，具有良好的应用前景。
-
-
公开(公告)号：CN117877544A
公开(公告)日：2024-04-12
申请号：CN202410071119.1
申请日：2024-01-17
Applicant: 复旦大学
IPC: G11C7/06
Abstract: 本发明属于集成电路设计技术领域，具体为一种抗单粒子效应的灵敏电压放大器。本发明灵敏电压放大器包括：一个4节点的放大锁存结构，4电压输入的下拉网络；放大锁存结构采用DICE形式的互联方式；锁存结构的下拉管的源端接输入管的漏极；输入管的源端都连接到下拉使能控制管；4电压输入的下拉网络由4个电压输入管的源极串联一个大的下拉管组成；4个锁存节点分别接预充电晶体管；其存储单元也有相应的两对输出；以输入电压中最大和最小的两个电压为基准输入，通过内部反馈作用，将基准电压差放大。本发明可以使选中的单元在受到同一位线其他单元产生的读写串扰的情况下进行正确读出；在锁存时，电压放大器的锁存结构能够抗单节点翻转。
-
公开(公告)号：CN117669459A
公开(公告)日：2024-03-08
申请号：CN202311597468.9
申请日：2023-11-28
Applicant: 复旦大学
IPC: G06F30/39 , H04B7/06 , H04B7/08 , H04B7/0413 , G06F17/11
Abstract: 本发明公开了一种低延迟的SPGC硬件实现电路及计算方法。本发明的低延迟的SPGC硬件实现电路包括相位幅度计算模块、平方根计算模块、反正切计算模块、存储模块、16路加减器和相位矫正模块；其中相位幅度计算模块用于计算波束赋型向量每个元素的相位θ和幅度β，平方根模块用于计算平方根，反正切计算模块用于计算偏差角，存储模块由FIFO构成，用于计算过程中数据的临时存储；16路加减器，用于将相对应相位θ与偏差角做差与求和；相位矫正模块将相位矫正至[‑π,π]区间内。本发明通过16路数据并行处理运算，同时采用全流水线架构，使得该本发明有着较低的延迟，可以应用于大规模MIMO通信系统。
-
公开(公告)号：CN115334294B
公开(公告)日：2023-06-20
申请号：CN202210775955.9
申请日：2022-07-02
Applicant: 复旦大学
IPC: H04N9/64
Abstract: 本发明属于图像信号处理技术领域，具体为一种本地自适应力度的视频降噪方法。本发明方法包括：生成本地增益地图；配合本地亮度以及BW0、BW1带宽曲线，生成本地带宽；把本地带宽作为3dB带宽控制点，通过相似度转权重曲线，得出最后的权重值；最后，进行加权、限位和原始图做融合，得到最后的降噪结果。本发明可以精准的得到本地增益地图，配合亮度噪声曲线，得到本地带宽，从根本上模拟出各级受数字增益影响的噪声模型，并适配到同一帧每一个像素用不同的降噪策略，达到更精准、更好的本地降噪效果。
-
-
-
-
-
-
-
-
-
Search Results
309
records
(took 0.024 seconds)
