公开(公告)号：CN101242262A

公开(公告)日：2008-08-13

申请号：CN200810034327.5

申请日：2008-03-06

Applicant: 复旦大学

Inventor： 韩军 ,  赵佳 ,  曾晓洋

IPC: H04L9/06 ,  G09C1/00 ,  H03M13/11

Abstract: 本发明属于集成电路设计技术领域，具体为一种高级加密标准的二维奇偶校验检错方法及其实现硬件。该方法采用对高级加密标准中的数据进行水平方向和垂直方向的二维奇偶校验，对高级加密标准中的奇数个错误能够完全覆盖，对偶数个错误有极高的覆盖率，尤其是对两个错误的情况达到完全覆盖，能够有效的抗击差错攻击。实现本发明方法的硬件采用主运算模块和二维奇偶校验位计算模块完全平行的结构，其中主模块运算中，128比特的数据被分成4组32比特的数据，采用2级流水线结构，校验位计算模块采用32比特数据计算方式。该硬件结构对高级加密标准的数据吞吐率没有影响，引入的额外的硬件成本很小，适合于对安全性要求较高，同时对硬件面积要求苛刻的应用领域。

公开(公告)号：CN101527628A

公开(公告)日：2009-09-09

申请号：CN200810034326.0

申请日：2008-03-06

Applicant: 复旦大学

Inventor： 韩军 ,  李亮 ,  曾晓洋 ,  赵佳

IPC: H04L9/06 ,  H03K19/0948

Abstract: 本发明属于信息安全芯片设计技术领域，具体为一种抗差分功耗攻击的全定制先进密码算法的字节替换电路。本发明提出的AES SubByte电路用下列基本单元实现：反应器INV、两输入灵敏放大器与门(AND2D1)、三输入灵敏放大器与门(AND3D1)、两输入灵敏放大器异或门(XOR2D1)和三输入灵敏放大器异或门(XOR3D1)。本发明用流水线结构代替直接相连，以较小的面积代价获得较高的速度，采用的锁存器是基于灵敏放大器逻辑的触发器。本发明能够实现电路的功耗与运算数据及操作顺序的无关性，从而能够有效地防止差分功耗分析攻击。本发明采用SMIC 0.18μm CMOS工艺，电路工作频率达到83.3MHz，其版图面积约为0.85mm2。本发明可以广泛应用于高度安全性的对称加密运算设备。