-
公开(公告)号:CN101621488A
公开(公告)日:2010-01-06
申请号:CN200910056141.4
申请日:2009-08-07
Applicant: 复旦大学
IPC: H04L27/22
Abstract: 本发明属于数字通信传输同步技术领域,具体为DVB-S2系统接收机全模式物理层帧同步方法。本发明充分利用物理层帧结构的特点,通过在有导频模式下抽取导频信息后联合帧头90个符号抽取得到的信息,在无导频模式下利用帧头90个符号抽取得到的信息,分别进行差分相关处理后进入并行滑动峰值检测窗口,在每个窗口内进行峰值检测判决时引入双峰值检测方案并做出相应判决。本发明可加快帧同步捕获帧头的速度,明显提高系统工作在低信噪比及较大频偏时帧同步相关峰的性能,准确地给出帧同步及起始位置信息。另外也对差分相关处理时的乘法器用简单的控制交换单元代替,保证其具有较低的复杂度。
-
公开(公告)号:CN101621488B
公开(公告)日:2012-11-21
申请号:CN200910056141.4
申请日:2009-08-07
Applicant: 复旦大学
IPC: H04L27/22
Abstract: 本发明属于数字通信传输同步技术领域,具体为DVB-S2系统接收机全模式物理层帧同步方法。本发明充分利用物理层帧结构的特点,通过在有导频模式下抽取导频信息后联合帧头90个符号抽取得到的信息,在无导频模式下利用帧头90个符号抽取得到的信息,分别进行差分相关处理后进入并行滑动峰值检测窗口,在每个窗口内进行峰值检测判决时引入双峰值检测方案并做出相应判决。本发明可加快帧同步捕获帧头的速度,明显提高系统工作在低信噪比及较大频偏时帧同步相关峰的性能,准确地给出帧同步及起始位置信息。另外也对差分相关处理时的乘法器用简单的控制交换单元代替,保证其具有较低的复杂度。
-
公开(公告)号:CN101594151A
公开(公告)日:2009-12-02
申请号:CN200910054441.9
申请日:2009-07-06
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明涉及一种支持任意多种码率的LDPC码解码器,包括输入缓存模块、控制模块、运算处理模块、中间存储器、微指令存储器、交换网络模块、校验模块、输出缓存模块和互联网络,采用部分并行的结构;它基于微指令的控制方式,将不同的码率信息存储到微指令存储器,以此将码率与硬件结构分离,实现了在不增加硬件代价的基础上,对任意多码率的支持;解码器连线十分规整,大大地降低了连线的复杂度;可有效减少数字通信系统的设计周期,提高设计效率。
-
-