-
公开(公告)号：CN117669459A
公开(公告)日：2024-03-08
申请号：CN202311597468.9
申请日：2023-11-28
Applicant: 复旦大学
IPC: G06F30/39 , H04B7/06 , H04B7/08 , H04B7/0413 , G06F17/11
Abstract: 本发明公开了一种低延迟的SPGC硬件实现电路及计算方法。本发明的低延迟的SPGC硬件实现电路包括相位幅度计算模块、平方根计算模块、反正切计算模块、存储模块、16路加减器和相位矫正模块；其中相位幅度计算模块用于计算波束赋型向量每个元素的相位θ和幅度β，平方根模块用于计算平方根，反正切计算模块用于计算偏差角，存储模块由FIFO构成，用于计算过程中数据的临时存储；16路加减器，用于将相对应相位θ与偏差角做差与求和；相位矫正模块将相位矫正至[‑π,π]区间内。本发明通过16路数据并行处理运算，同时采用全流水线架构，使得该本发明有着较低的延迟，可以应用于大规模MIMO通信系统。
Search Results
1
records
(took 0.01 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
