公开(公告)号：CN106373883B

公开(公告)日：2019-11-08

申请号：CN201510826948.7

申请日：2015-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范纯祥 ,  林群雄 ,  黄懋霖

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06

Abstract: 本发明提供一种高速电子迁移率场效晶体管及其形成方法。高速电子迁移率场效晶体管(HEMT)的实施例，包括栅极电极于半导体基材上、及多层半导体帽冠于半导体基材上且邻于栅极电极。多层半导体帽冠包含第一半导体层及材质异于第一半导体层的第二半导体层。第一半导体层通过第一间隔而与栅极电极侧向相间隔，而第二半导体层通过较第一间隔更大的第二间隔而与该栅极电极侧向相间隔。如此所形成的高速电子迁移率场效晶体管(HEMT)的电阻会下降，而能优越地改善晶体管的导电度(Gm)及通态电流(Ion)特性，却不增加漏电电流。

公开(公告)号：CN108231588A

公开(公告)日：2018-06-29

申请号：CN201711046379.X

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林秉顺 ,  洪正隆 ,  黄懋霖 ,  张文

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/66545 ,  H01L21/28026 ,  H01L29/42376 ,  H01L29/66583 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种方法包括形成伪栅极堆叠件，形成介电层，其中伪栅极堆叠件位于介电层中，去除伪栅极堆叠件以在介电层中形成开口，形成延伸到开口中的金属层，并且回蚀刻金属层。金属层的位于开口中的剩余部分的边缘低于介电层的顶面。在开口中选择性地沉积导电层。导电层位于金属层上方，并且金属层和导电层组合形成替换栅极。本发明的实施例还涉及晶体管及其形成方法。

公开(公告)号：CN104576395B

公开(公告)日：2017-08-15

申请号：CN201410385556.7

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建勋 ,  黄懋霖 ,  林群雄 ,  让-皮埃尔·科林格

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/0676 ,  H01L21/31144 ,  H01L29/0669 ,  H01L29/401 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696 ,  H01L2029/7858

Abstract: 本发明提供了一种具有用于源极和漏极的支撑结构的纳米线MOSFET。提供了一种晶体管器件和用于形成纳米线场效应晶体管(FET)的方法。形成包括源极区和漏极区的器件层，其中源极区和漏极区由悬空的纳米线沟道连接。在源极区和漏极区的下面形成蚀刻停止层。蚀刻停止层包括介于半导体衬底与源极区和漏极区之间的支撑结构。悬空的纳米线沟道通过蚀刻该悬空的纳米线沟道下面的牺牲材料而形成。该蚀刻对于牺牲材料具有选择性以防止去除源极区和漏极区下面的蚀刻停止层。

公开(公告)号：CN106548944A

公开(公告)日：2017-03-29

申请号：CN201510860138.3

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范纯祥 ,  林群雄 ,  黄懋霖 ,  李泳达

IPC: H01L21/336 ,  H01L29/20

CPC classification number: H01L29/66818 ,  H01L21/30612 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/1054 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/20

Abstract: 本公开提供一种半导体装置的制造方法实施例，其包括形成一外延部于一基底上方，外延部包括III-V族材料。一受损材料层位于外延部的至少一表面上。此方法还包括至少氧化受损材料层的外表面，以形成一氧化层、选择性去除氧化层以及当至少一部份的受损层余留于外延部上时，重复氧化及选择性去除步骤。本发明的半导体装置的制造方法，通过一工艺自外延鳍部的外表面、源极/汲级以及纳米接线去除受损材料层，可改善装置的效能。

公开(公告)号：CN104916677A

公开(公告)日：2015-09-16

申请号：CN201410315836.0

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡洛斯·H.·迪亚兹 ,  林群雄 ,  张惠政 ,  章勋明 ,  王建勋 ,  黄懋霖

IPC: H01L29/775 ,  H01L29/78 ,  H01L21/335 ,  B82Y10/00

CPC classification number: H01L29/7842 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66431 ,  H01L29/775 ,  H01L29/7781 ,  H01L29/78696

Abstract: 本发明提供了具有核-壳结构的半导体器件。一种器件结构包括形成在支撑件上的核结构、以及形成核结构上并且围绕核结构的至少一部分的壳材料。壳材料和核结构配置为在壳材料中形成量子阱沟道。

公开(公告)号：CN221551884U

公开(公告)日：2024-08-16

申请号：CN202322418069.3

申请日：2023-09-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱龙琨 ,  余佳霓 ,  王志豪 ,  卢俊甫 ,  江国诚 ,  黄懋霖

IPC: H01L27/092 ,  H01L29/49 ,  B82Y10/00

Abstract: 提供半导体装置，包括：基板；多个第一和第二通道纳米结构分别位于基板的n型和p型装置区中；栅极介电层围绕每个第一和第二通道纳米结构；n型功函数金属层在栅极介电层上；盖层在n型功函数金属层上，n型功函数金属层和盖层围绕每个第一通道纳米结构，盖层填充相邻第一通道纳米结构之间的空间；p型功函数金属层在栅极介电层和盖层上并围绕每个第二通道纳米结构，p型功函数金属层填充相邻第二通道纳米结构之间的空间；以及金属栅极填充材料层在p型和n型装置区的p型功函数金属层上。