-
公开(公告)号：CN102185593A
公开(公告)日：2011-09-14
申请号：CN201110066698.3
申请日：2011-03-18
Applicant: 北京大学
IPC: H03K5/22
Abstract: 本发明公开了一种半预充动态电路，包括：第一预充管Mp1、下拉逻辑网络PDN、保持管Mk、Mf、输出反相器和比较器，传输管Mg，第一预充管Mp1的漏端连接Mk的漏端形成动态节点DYN，PDN的一端连接DYN，另一端连接Mf的漏端，比较器的负输入端连接DYN，Mk的栅极连接比较器的输出端，Mp1和Mf的栅极均连接脉冲CLK，在输出反相器和DYN之间增加一NMOS传输管Mg和第二预充管Mp2，通过传输管Mg的连接DYN和输出反相器的输入端，Mp2的漏端连接传输管Mg，Mp2和Mg的栅极均连接脉冲CLK。本发明在保证抗噪前提下，消除了输出反相器的直流功耗；并实现了真正的“半预充”，并避免由电源VDD到电源VDD/2的直流通路。
-
公开(公告)号：CN102082561A
公开(公告)日：2011-06-01
申请号：CN201110050897.5
申请日：2011-03-03
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种SOI时钟双边沿静态D触发器，包括：上通道和下通道两条数据通道，所述上通道包括N型MOS管TN1、TN2，反相器INV1、INV2、INV3以及CMOS传输门TG1；所述下通道包括N型MOS管TN3、TN4，反相器INV2、INV3、INV4以及CMOS传输门TG2。本发明提出了一种基于SOI的时钟双边沿静态D触发器。实验数据显示，和体硅工艺实现的CMOS器件相比，SOI工艺实现的电路可以减小功耗达81.25％。与现有的三种触发器相比，能节省功耗达71.58％。而且相较于单边沿触发器，在同样的时钟频率下能够使得输入处理速率加快一倍。
-
公开(公告)号：CN104682954B
公开(公告)日：2017-07-18
申请号：CN201510065232.X
申请日：2015-02-06
Applicant: 北京大学
IPC: H03L7/085
Abstract: 本发明涉及一种半速率随机数据相位检测电路，通过综合鉴相器和电荷泵的功能，相位检测电路工作在半速率时钟状态下，根据输入数据和时钟的相位关系，产生相应的控制电压值。本发明提出的一种半速率随机数据相位检测电路应用于延时锁相环结构的时钟数据恢复电路中，优化的相位检测电路使时钟数据恢复电路工作在半速率时钟条件下，简化了电路设计复杂度和功率消耗。相位检测电路综合鉴相器和电荷泵的功能，并且全部采用数字逻辑单元实现，降低了整个时钟数据恢复电路的硬件实现代价。
-
公开(公告)号：CN103323763B
公开(公告)日：2015-10-14
申请号：CN201310253482.7
申请日：2013-06-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明涉及集成电路技术领域，特别涉及一种测量阈值电压和饱和漏电流退化电路。该电路包括：PMOS晶体管、NMOS晶体管、负载电容、电压比较器、第一数级反相器链和第二数级反相器链，上述部件组成一个三角波产生电路。本发明提供的测量阈值电压和饱和漏电流退化电路，采用将三角波产生电路与MOS晶体管的阈值电压及饱和漏电流的退化测试结合起来，将器件的特性与电路行为结合起来，可以从外部改变电路的工作条件，并且可以在各种不同的测试条件下，直接简便地测出阈值电压和饱和漏电流的退化情况。
-
-
Patent Agency Ranking
公开(公告)号：CN102262206B
公开(公告)日：2013-12-25
申请号：CN201110109449.8
申请日：2011-04-26
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种pMOSFET器件负偏置温度不稳定性寿命预测方法，包括：S1：施加负偏置应力之前，测量pMOSFET器件的初始特性，得到初始器件参数；S2：对该器件的栅极施加应力条件，且漏极电压为正常工作电压，在预设的时间间隔内对该器件进行应力老化测试；S3：对该器件进行参数测试，得到与老化时间相关的器件参数，直至总体应力时间结束；S4：漏极电压为正常工作电压下，重复步骤S2和S3，进行不同应力条件测试，以器件参数退化到临界点为准，得到相应应力条件下pMOSFET器件的失效时间；S5：利用不同应力条件下pMOSFET器件的失效时间，预测栅极电压为正常工作电压条件下的器件可靠性寿命，本发明的方法得到的器件失效时间比常规方法更短，因此更能反映pMOSFET器件的NBTI寿命。
-
公开(公告)号：CN102420614B
公开(公告)日：2013-10-02
申请号：CN201110374004.2
申请日：2011-11-22
Applicant: 北京大学
IPC: H03M3/02
Abstract: 本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。
-
公开(公告)号：CN102255304B
公开(公告)日：2013-09-11
申请号：CN201110201952.6
申请日：2011-07-19
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步包括：电容电阻耦合结构，由串联在所述电源管脚VDD及接地管脚VSS之间的电容及电阻构成，用于检测并输出所述电源管脚VDD或接地管脚VSS上的静电放电电压；D锁存器结构，连接于所述电容与电阻的连接点与所述箝位晶体管的栅极之间，用于将所述电容电阻耦合结构输出的电压传送至所述箝位器件。本发明的ESD电源箝位电路版图面积小且能够有效防止误触发现象的发生。
-
公开(公告)号：CN102176442B
公开(公告)日：2012-12-05
申请号：CN201110043372.9
申请日：2011-02-22
Applicant: 北京大学
IPC: H01L23/544 , H01L27/02 , G01R31/26
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于测量MOS器件HCI可靠性的测试结构，包括：n型MOS器件和p型MOS器件，所述n型MOS器件的源极、衬底和p型MOS器件的漏极三者连接在一起组成所述结构的源极；且所述p型MOS器件的源极、衬底和n型器件的漏极三者连接在一起组成所述结构的漏极；所述n型MOS器件和p型MOS器件的栅极分别构成所述结构的n型栅极和p型栅极。本发明提供了一种可同时测量n型和p型MOS器件HCI可靠性的测试结构及方法，使得n型和p型MOSFET器件HCI可靠性测试可以在同一测试结构上完成。
-
公开(公告)号：CN102760486A
公开(公告)日：2012-10-31
申请号：CN201210254347.X
申请日：2012-07-20
Applicant: 北京大学
IPC: G11C11/413
Abstract: 本发明公开了一种SRAM存储单元，涉及计算机存储技术领域，包括：单元选中电路及与所述单元选中模块连接的存储电路，还包括：与所述存储电路连接的下拉电路，所述下拉电路用于将所述存储电路中的数据读出。本发明还公开了一种由上述SRAM存储单元组成的存储阵列。本发明通过在SRAM存储单元中设置单独的下拉电路，通过该电路将SRAM存储单元的数据读出来，因此，在读操作时不再需要使用较高电平，即不需要为该单元提供不同的内部电源电压，这会很大程度上降低了SRAM电路设计的复杂度。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.054 seconds)
