公开(公告)号：CN102386929B

公开(公告)日：2013-11-13

申请号：CN201110283531.2

申请日：2011-09-22

Applicant: 北京大学

Inventor： 李宏义 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03M3/02 ,  H03M3/00

Abstract: 本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字减法器和反馈DAC。本发明在提高精度的同时，不仅降低了对组件非理想性的敏感，而且大大增加了输入信号水平。

公开(公告)号：CN102420614A

公开(公告)日：2012-04-18

申请号：CN201110374004.2

申请日：2011-11-22

Applicant: 北京大学

Inventor： 李宏义 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03M3/02

Abstract: 本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。

公开(公告)号：CN102386929A

公开(公告)日：2012-03-21

申请号：CN201110283531.2

申请日：2011-09-22

Applicant: 北京大学

Inventor： 李宏义 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03M3/02 ,  H03M3/00

Abstract: 本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字减法器和反馈DAC。本发明在提高精度的同时，不仅降低了对组件非理想性的敏感，而且大大增加了输入信号水平。

公开(公告)号：CN102420614B

公开(公告)日：2013-10-02

申请号：CN201110374004.2

申请日：2011-11-22

Applicant: 北京大学

Inventor： 李宏义 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03M3/02

Abstract: 本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。