-
公开(公告)号：CN115719706A
公开(公告)日：2023-02-28
申请号：CN202211520482.4
申请日：2022-11-30
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 本申请提供一种堆叠纳米片GAA‑FET器件及其制作方法，在衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；刻蚀堆叠层形成鳍；从外向内刻蚀第一半导体层两端的部分区域，在第一半导体层两端形成第二侧墙；去除第一半导体层释放纳米片沟道，第二半导体层作为沟道；依次形成包围沟道的界面氧化层、第一高k介质层、第二高k介质层、第三高k介质层和金属栅，第一高k介质层和/或第三高k介质层为Hf基高k材料。将第一高k介质层、第二高k介质层和第三高k介质层构成的叠层结构作为吸氧源，吸取界面氧化层中的氧，使得GAA‑FET器件界面氧化层可以继续减少，且在堆叠纳米片之间形成介质层叠层较容易，不受堆叠纳米片之间的空间限制，提高GAA‑FET器件性能。
-
公开(公告)号：CN112151616B
公开(公告)日：2022-12-16
申请号：CN202010845669.6
申请日：2020-08-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种堆叠MOS器件及其制备方法。一种堆叠MOS器件，包括半导体衬底，在所述半导体衬底表面由下至上依次堆叠有多个PN结构；每个所述PN结构包括：氧化硅层，设置于所述氧化硅层上表面的源区、漏区、沟道区，所述沟道区设置在所述源区和所述漏区之间，并且沟道区与所述氧化硅层的边界线低于所述源区与所述氧化硅层的边界线，也低于所述漏区与所述氧化硅层的边界线；并且位于顶部的所述PN结构的沟道区表面依次设有绝缘层、栅极。本发明通过增加导电沟道的数量以及特定的结构设计来增加饱和电流，还减少了漏电现象。
-
公开(公告)号：CN115172274A
公开(公告)日：2022-10-11
申请号：CN202210809629.5
申请日：2022-07-11
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明涉及一种异质混合沟道结构半导体器件的制备方法，在浅沟槽隔离(STI)形成之后，采用湿法/干法刻蚀工艺来精确控制Si纳米片与SiGe牺牲层(或SiGe纳米片与Si牺牲层)的沟道释放程度，形成Si纳米片与SiGe支撑层(或SiGe纳米片与Si支撑层)的异质混合沟道结构，并形成兼容主流后栅工艺的晶体管制造方法。其中，包裹式侧墙结构与单一高K金属栅功函数层工艺可有效地简化纳米片环栅晶体管的制备工艺。而且，异质混合沟道结构半导体器件的制造方法可有效平衡N型与P型器件的电学特性。
-
公开(公告)号：CN111905988B
公开(公告)日：2022-10-04
申请号：CN202010819906.1
申请日：2020-08-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及半导体制造工艺技术领域，具体涉及一种光刻胶的涂胶方法，包括以下步骤：硅片保持静止，控制喷胶装置移动至硅片的第一位置；控制所述硅片旋转，所述喷胶装置向所述硅片喷射光刻胶，加速所述硅片的旋转，所述硅片至少在预设时间段内的旋转速度以脉冲的方式变化。本申请将硅片的旋转速度以脉冲的方式变化，这样硅片边缘的气流更加均匀，使得涂胶的均匀性更好，避免风纹的形成。
-
公开(公告)号：CN114927556A
公开(公告)日：2022-08-19
申请号：CN202210339903.7
申请日：2022-04-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336 , B82Y40/00
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：衬底；纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：多个纳米片形成的叠层，所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕于所述纳米堆栈部周围；源漏区；多个所述纳米片之间、靠近源漏区的部分被高应变内侧墙绝缘介质层间隔。本发明通过生长高应变的内侧墙绝缘介质，然后在外延生长和源漏退火工艺之后通过相邻紧密接触的应变传导形成更强的纳米片沟道应变，由此增强载流子迁移率，提升器件与电路性能。
-
Patent Agency Ranking
公开(公告)号：CN110752155B
公开(公告)日：2022-08-09
申请号：CN201911032062.X
申请日：2019-10-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种鳍状结构的制备方法，包括以下步骤：提供衬底，并在衬底上形成若干鳍；在若干鳍之间沉积浅槽隔离；并对浅槽隔离依次进行第一平坦化处理和第一腐蚀处理；对若干鳍进行第二腐蚀处理；在已形成的结构上填充材料层，并对材料层进行回刻处理；高选择比去除浅槽隔离顶部的残余物，并去除第二腐蚀处理区域内的材料层；在第二腐蚀处理区域内外延生长高迁移率材料，形成导入结构；并对导入结构进行第二平坦化处理；对浅槽隔离进行第三腐蚀处理，形成鳍状结构。本发明提供的鳍状结构的制备方法，不会在外延生长高迁移率材料时，形成相应的“颗粒缺陷”，也不会对外延生长的效率和质量产生影响。本发明还提供一种半导体器件的制备方法。
-
公开(公告)号：CN113327896A
公开(公告)日：2021-08-31
申请号：CN202110469308.0
申请日：2021-04-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 本发明公开了一种半导体器件的制造方法，涉及半导体技术领域，用于通过扩散的方式形成源/漏区，并且半导体器件所包括的源/漏区采用肖特基结构，以提高半导体器件的工作性能。所述半导体器件的制造方法包括：在衬底上形成沿第一方向延伸的鳍状结构。鳍状结构具有源/漏区形成区和沟道区。形成至少覆盖在鳍状结构所具有的源/漏区形成区上的扩散掺杂层。对形成有鳍状结构和扩散掺杂层的衬底进行第一退火处理，以在鳍状结构所具有的源/漏区形成区的表面形成源/漏区。去除扩散掺杂层，并形成至少覆盖在源/漏区上的金属层。对形成有鳍状结构和金属层的衬底进行第二退火处理，以至少使得源/漏区形成肖特基源/漏区。
-
公开(公告)号：CN113178491A
公开(公告)日：2021-07-27
申请号：CN202110232822.2
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种负电容场效应晶体管及其制备方法、一种半导体器件，负电容场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述纳米片的宽度大于支撑结构的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。负电容场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加负电容场效应晶体管的工作电流和栅控性能；具由支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效减小器件的漏电特性。
-
公开(公告)号：CN113178489A
公开(公告)日：2021-07-27
申请号：CN202110232817.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 田佳佳 , 顾杰 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种Z2‑FET器件及其制备方法、一种半导体器件，Z2‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z2‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。
-
公开(公告)号：CN108511344B
公开(公告)日：2021-01-22
申请号：CN201810134800.0
申请日：2018-02-09
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/08 , H01L29/78 , B82Y40/00
Abstract: 本申请提供了一种垂直纳米线晶体管与其制作方法。该制作方法包括：步骤S1，提供包括衬底与位于衬底上的多个间隔的纳米线的基底，各纳米线包括子纳米线，各子纳米线包括第一端部、中间部和第二端部；步骤S2，形成栅介质层与栅极；步骤S3，在衬底表面上形成层间介质层；步骤S4，在层间介质层中形成相互隔离的第一接触孔与第二接触孔，第一接触孔与第一端部的侧面连接，第二接触孔与第二端部的侧面连接；步骤S5，在第一接触孔和/或第二接触孔中填充重掺杂材料，高温退火扩散，横向掺杂，形成漏区和/或源区。该制作方法中，采用横向扩散的方法，形成均匀掺杂的源区和/或漏区，使得垂直纳米线晶体管的源漏区的掺杂工艺较简单并容易控制。
-
-
-
-
-
-
-
-
-
Search Results
213
records
(took 0.041 seconds)
