-
公开(公告)号：CN115295416B
公开(公告)日：2024-10-01
申请号：CN202210809638.4
申请日：2022-07-11
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , B82Y40/00
Abstract: 本发明涉及一种抑制沟道漏电的堆叠纳米片CMOS GAA‑FET中的制备方法，通过在衬底上表面分别通过沉积掺杂薄膜，在PMOS与NMOS区域分别形成N型介质掺杂区和P型介质掺杂区；在后继CMOS GAA‑FET集成制造工艺中，通过P型和N型掺杂氧化物有选择性的进行GP扩散掺杂以抑制GAA‑FET中亚fin(sub‑fin)寄生沟道漏电的制造方法。该制造方法从而可以形成表面高浓度的余误差掺杂分布，并且抑制常规GP高能量离子注入所带来的表面损伤和颗粒沾污。
-
公开(公告)号：CN115172441A
公开(公告)日：2022-10-11
申请号：CN202210810607.0
申请日：2022-07-11
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L29/49
Abstract: 本发明涉及一种具有空气内侧墙的GAAFET器件及其制备方法，本发明在环栅晶体管的制造中采用非晶硅(或多晶硅)临时侧墙与非晶硅(或多晶硅)临时侧墙去除工艺，并利用纳米片沟道释放和原子层淀积(ALD)/CVD/PVD工艺形成纳米片环栅晶体管的空气内侧墙结构。空气内侧墙可有效降低侧墙材料的介电常数，从而降低器件的源漏寄生电容。具有空气内侧墙结构，且兼容主流FinFET制备工艺的纳米片环栅晶体管及其制造方法有利于进一步提升晶体管应用优势。
-
公开(公告)号：CN115295416A
公开(公告)日：2022-11-04
申请号：CN202210809638.4
申请日：2022-07-11
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , B82Y40/00
Abstract: 本发明涉及一种抑制沟道漏电的堆叠纳米片CMOS GAA‑FET中的制备方法，通过在衬底上表面分别通过沉积掺杂薄膜，在PMOS与NMOS区域分别形成N型介质掺杂区和P型介质掺杂区；在后继CMOS GAA‑FET集成制造工艺中，通过P型和N型掺杂氧化物有选择性的进行GP扩散掺杂以抑制GAA‑FET中亚fin(sub‑fin)寄生沟道漏电的制造方法。该制造方法从而可以形成表面高浓度的余误差掺杂分布，并且抑制常规GP高能量离子注入所带来的表面损伤和颗粒沾污。
-
公开(公告)号：CN115064576A
公开(公告)日：2022-09-16
申请号：CN202210339902.2
申请日：2022-04-01
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , B82Y40/00
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：多个纳米片形成的叠层，所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕于所述纳米堆栈部周围；源漏区(SD)，与纳米片堆栈部交界处为轻掺杂且陡峭的源漏扩展区(SDE)。本发明在内侧墙刻蚀之后源漏选择外延之前通过倾角离子注入形成SDE掺杂，然后在源漏退火之后形成陡峭、分布均匀且横向结深精确可控的SDE区，由此有效控制有效沟长、避免复杂的原位掺杂外延工艺。
-
公开(公告)号：CN115172274A
公开(公告)日：2022-10-11
申请号：CN202210809629.5
申请日：2022-07-11
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明涉及一种异质混合沟道结构半导体器件的制备方法，在浅沟槽隔离(STI)形成之后，采用湿法/干法刻蚀工艺来精确控制Si纳米片与SiGe牺牲层(或SiGe纳米片与Si牺牲层)的沟道释放程度，形成Si纳米片与SiGe支撑层(或SiGe纳米片与Si支撑层)的异质混合沟道结构，并形成兼容主流后栅工艺的晶体管制造方法。其中，包裹式侧墙结构与单一高K金属栅功函数层工艺可有效地简化纳米片环栅晶体管的制备工艺。而且，异质混合沟道结构半导体器件的制造方法可有效平衡N型与P型器件的电学特性。
-
Patent Agency Ranking
公开(公告)号：CN119709203A
公开(公告)日：2025-03-28
申请号：CN202411605471.5
申请日：2024-11-11
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种蚀刻液和半导体器件的制备方法，该蚀刻液用于刻蚀氮化硅，该蚀刻液包括磷酸溶液和有机溶剂，有机溶剂包括烯丙基三甲氧基硅烷有机溶剂和乙烯基三甲氧基硅烷有机溶剂中的一者。应用本申请提供的蚀刻液制备的半导体器件的良率和性能得到显著提升。
-
公开(公告)号：CN119170571A
公开(公告)日：2024-12-20
申请号：CN202411296314.0
申请日：2024-09-14
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092 , H10B10/00 , H01L29/06
Abstract: 本申请提供一种互补场效应晶体管及其制造方法、一种静态随机存取存储器，方法包括：提供衬底，形成叠层结构。对叠层结构和部分厚度的衬底进行刻蚀形成鳍片结构，鳍片结构包括第一鳍片结构和第二鳍片结构。形成底部源极和底部漏极，形成顶部源极和顶部漏极。去除第一半导体层，第二半导体层之间形成多个待填充缝隙，在多个待填充缝隙填充栅极。在第一鳍片结构的栅极上形成第一存储电极，在第二鳍片结构的栅极上形成第二存储电极，第二存储电极和第一存储电极在垂直于衬底所在平面上的投影部分交叠。由此可见，本申请通过将第二存储电极和第一存储电极设置为投影交叠的结构，从而实现缩小布线空间，进而减小静态随机存取存储器的存储单元的面积。
-
公开(公告)号：CN118888585A
公开(公告)日：2024-11-01
申请号：CN202410814335.0
申请日：2024-06-21
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种堆叠纳米片环绕栅极场效应晶体管及其制备方法。该堆叠纳米片环绕栅极场效应晶体管，包括：衬底；位于所述衬底上的第一源漏极和第二源漏极；栅极，位于所述衬底上，位于所述第一源漏极和所述第二源漏极之间，且与所述第一源漏极和所述第二源漏极之间均形成有一空气侧墙；多个硅材料纳米片层，互相间隔地设置于所述栅极中，每一所述硅材料纳米片层分别连接所述第一源漏极和所述第二源漏极，每一所述硅材料纳米片层平行于所述衬底的上表面。本申请实施例的堆叠纳米片环绕栅极场效应晶体管，结构简单，寄生电容较小，工作速率较高。
-
公开(公告)号：CN113178491B
公开(公告)日：2024-07-16
申请号：CN202110232822.2
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种负电容场效应晶体管及其制备方法、一种半导体器件，负电容场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述纳米片的宽度大于支撑结构的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。负电容场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加负电容场效应晶体管的工作电流和栅控性能；具由支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效减小器件的漏电特性。
-
公开(公告)号：CN118136665A
公开(公告)日：2024-06-04
申请号：CN202311363144.9
申请日：2023-10-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.092 seconds)
