-
公开(公告)号：CN115589726A
公开(公告)日：2023-01-10
申请号：CN202210846720.4
申请日：2022-07-05
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：衬底；栅电极，其在垂直于衬底的上表面的第一方向上堆叠并彼此间隔开；沟道结构，其穿透栅电极，在第一方向上延伸，并且各自包括沟道层；分离区，其穿透栅电极，在第一方向和垂直于第一方向的第二方向上延伸，并且在垂直于第一方向和第二方向的第三方向上彼此分离开；以及裂纹防止层，其设置在分离区的至少一部分上，其中，分离区中的每一个包括下区和上区，上区在下区上在第二方向上彼此分离开并且从下区向上突出，并且其中，裂纹防止层接触上区的上表面。
-
公开(公告)号：CN114078878A
公开(公告)日：2022-02-22
申请号：CN202110846247.5
申请日：2021-07-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 提供了半导体器件和包括其的数据存储系统。半导体器件包括：第一衬底；有源电路或无源电路，位于所述第一衬底上；第二衬底，位于所述有源电路或无源电路上方；栅电极，在第一方向上彼此间隔开地堆叠在所述第二衬底上；沟道结构，穿过所述栅电极并且在所述第一方向上延伸，并且每个所述沟道结构包括沟道层；分隔区域，穿过所述栅电极并且在第二方向上延伸；贯穿接触插塞，在所述第一方向上延伸穿过所述第二衬底并且将所述栅电极和所述有源电路或无源电路彼此电连接；以及阻挡结构，与所述贯穿接触插塞间隔开并且包围所述贯穿接触插塞，并且具有第一区域和第二区域，所述第一区域均具有第一宽度，所述第二区域均具有大于所述第一宽度的第二宽度。
-
公开(公告)号：CN114078873A
公开(公告)日：2022-02-22
申请号：CN202110905552.7
申请日：2021-08-06
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11548 , H01L27/11573 , H01L27/11575
Abstract: 一种集成电路器件，包括：衬底；外围电路结构，其设置在衬底上，该外围电路结构包括外围电路和连接到外围电路的下布线；导电板，其覆盖外围电路结构的一部分；单元阵列结构，其设置在外围电路结构上并且导电板介于其间，该单元阵列结构包括存储单元阵列和围绕该存储单元阵列的绝缘层；通孔，其在垂直于衬底顶面的方向上穿过绝缘层以连接到下布线；以及蚀刻引导构件，其设置在与导电板相同水平的绝缘层中，以与通孔的一部分接触。
-
公开(公告)号：CN113488480A
公开(公告)日：2021-10-08
申请号：CN202011478012.7
申请日：2020-12-15
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。
-
公开(公告)号：CN112310094A
公开(公告)日：2021-02-02
申请号：CN202010648988.8
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体装置，包括：第一堆叠件组，其具有交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层；以及第二堆叠件组，其包括交替且重复地堆叠在第一堆叠件组上的第二层间绝缘层和第二栅极层。分离结构穿过第一堆叠件组和第二堆叠件组，并包括第一分离区域和第二分离区域。竖直结构穿过第一堆叠件组和第二堆叠件组，并包括第一竖直区域和第二竖直区域。导电线电连接到第二堆叠件组上的竖直结构。第一竖直区域的上端与衬底的上表面之间的距离大于第一分离区域的上端与衬底的上表面之间的距离。
-
Patent Agency Ranking
公开(公告)号：CN112310089A
公开(公告)日：2021-02-02
申请号：CN202010533632.X
申请日：2020-06-12
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11526 , H01L27/11556 , H01L27/11565 , H01L27/11573 , H01L27/11582
Abstract: 半导体存储器件包括设置在外围电路结构上并且在第一方向上彼此间隔开的水平图案。存储器结构设置在水平图案上。存储器结构包括源结构和电极结构。划分结构设置在第一方向上相邻的水平图案之间，并且被配置为将相邻的存储器结构的源结构彼此分开。蚀刻停止图案在低于源结构的高度的高度处设置在水平图案之间。蚀刻停止图案连接到划分结构的下部。
-
公开(公告)号：CN112216677A
公开(公告)日：2021-01-12
申请号：CN202010098442.X
申请日：2020-02-18
Applicant: 三星电子株式会社
IPC: H01L23/525 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有单元区、外围区和边界区；堆叠结构，位于单元区上并包括交替地堆叠的绝缘层和互连层；模制层，位于外围区和边界区上；选择线隔离图案，延伸到堆叠结构中；单元沟道结构，穿过堆叠结构；第一虚设图案，延伸到外围区上的模制层中，其中，第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面是共面的，并且第一虚设图案中的至少一个从第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面朝向基底平行于选择线隔离图案或单元沟道结构延伸。
-
公开(公告)号：CN112018123A
公开(公告)日：2020-12-01
申请号：CN202010472972.6
申请日：2020-05-29
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 一种非易失性存储器件包括：模结构，其具有在衬底上的字线以及在字线上的第一串选择线和第二串选择线的堆叠；穿过模结构的第一切割结构；穿过模结构的第二切割结构，第二切割结构与第一切割结构间隔开；穿透模结构以连接到衬底的沟道结构，该沟道结构在第一切割结构与第二切割结构之间；第一切割线，其切割穿过第一串选择线但不穿过第二串选择线，第一切割线在第一切割结构与沟道结构之间；以及第二切割线，其切割穿过第二串选择线但不穿过第一串选择线，第二切割线在第二切割结构与沟道结构之间。
-
公开(公告)号：CN111725231A
公开(公告)日：2020-09-29
申请号：CN201911004631.X
申请日：2019-10-22
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括：下部堆叠结构，包括下部字线；上部堆叠结构，在下部堆叠结构上并且包括上部字线；解码器，与下部堆叠结构和上部堆叠结构相邻；连接到解码器的信号互连；下部选择器，连接到信号互连并且还连接到下部字线；上部选择器，连接到信号互连，不与下部选择器直接接触，并且还连接到上部字线。
-
公开(公告)号：CN111354731A
公开(公告)日：2020-06-30
申请号：CN201911014685.4
申请日：2019-10-23
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 提供了三维(3D)半导体存储器件。一种3D半导体存储器件包括衬底上的电极结构。电极结构包括堆叠在衬底上的栅电极。栅电极包括电极焊盘区。该3D半导体存储器件包括穿透一个电极焊盘区的虚设竖直结构。虚设竖直结构包括虚设竖直半导体图案和从虚设竖直半导体图案的一部分朝向衬底延伸的接触图案。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.034 seconds)
