公开(公告)号：CN110828371A

公开(公告)日：2020-02-21

申请号：CN201910448953.7

申请日：2019-05-28

Applicant: 三星电子株式会社

Inventor： 李海旻

IPC: H01L21/768 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件，其包括：衬底，包括第一区域和围绕第一区域的第二区域，第一区域包括形成在其上的单元阵列，第二区域包括形成在其上的阶梯结构；栅电极，在与衬底的上表面垂直的第一方向上彼此隔开地堆叠在衬底的第一区域和第二区域上，每个栅电极在与衬底的上表面平行的第二方向上延伸且在其在第二方向上的端部处包括焊盘；沟道，在衬底的第一区域上沿第一方向延伸穿过栅电极；和形成在第二区域上的接触插塞，沿第一方向延伸以分别接触栅电极的焊盘。在俯视图中，焊盘中的第一焊盘可具有在远离衬底的第一区域的方向上凸出的凸边缘部分，在俯视图中，设置在第一焊盘上的第二焊盘可具有在朝向衬底的第一区域的方向上凹入的凹边缘部分。

公开(公告)号：CN115394782A

公开(公告)日：2022-11-25

申请号：CN202210558714.9

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 宋炫周 ,  金柄宅 ,  李海旻

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/108

Abstract: 一种半导体器件和包括其的电子系统，该半导体器件包括外围电路结构、半导体层、源极导电层、连接模层、支撑导电层、掩埋绝缘层、栅极堆叠结构、模结构、穿过栅极堆叠结构的沟道结构和支撑物层、穿过模结构和掩埋绝缘层的通孔通路、在栅极堆叠结构和模结构之间的坝结构、在坝结构上的上支撑物层、以及穿过栅极堆叠结构和上支撑物层的字线分隔层。坝结构包括第一间隔物、在第一间隔物内的第二间隔物、连接到上支撑物层并部分地在第二间隔物的内侧壁上或覆盖第二间隔物的内侧壁的下支撑物层、以及具有由第二间隔物限定的侧壁和由下支撑物层限定的顶端的气隙。

公开(公告)号：CN114256250A

公开(公告)日：2022-03-29

申请号：CN202111080395.7

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 郑周嬿 ,  金宽容 ,  李海旻 ,  林周永 ,  赵源锡

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种半导体存储器装置包括：基板，其具有第一区域、第二区域和第三区域；主分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；第一辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；以及第二辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开。第一辅助分离区域在第二方向上按第一间距位于主分离区域之间，第二辅助分离区域在第二方向上按小于第一间距的第二间距设置在主分离区域之间，并且第一辅助分离区域和第二辅助分离区域在第二方向上相对于彼此偏移。

公开(公告)号：CN112382636A

公开(公告)日：2021-02-19

申请号：CN202010747798.1

申请日：2020-07-28

Applicant: 三星电子株式会社

Inventor： 李海旻 ,  姜信焕 ,  韩智勋

IPC: H01L27/11578 ,  H01L27/11573

Abstract: 一种半导体存储器件包括：外围逻辑结构，包括在基板上的外围电路；水平半导体层，沿着外围逻辑结构的顶表面延伸；多个堆叠结构，沿着第一方向布置在水平半导体层上；以及多个电极分隔区域，在所述多个堆叠结构中的每个中以在不同于第一方向的第二方向上延伸，其中所述多个堆叠结构中的每个包括第一电极垫和在第一电极垫上的第二电极垫，第一电极垫在第一方向上突出超过第二电极垫第一宽度，第一电极垫在第二方向上突出超过第二电极垫第二宽度，第二宽度不同于第一宽度。

公开(公告)号：CN114678377A

公开(公告)日：2022-06-28

申请号：CN202111580785.0

申请日：2021-12-22

Applicant: 三星电子株式会社

Inventor： 李海旻 ,  金锺秀 ,  宋炫周 ,  郑周嬿

IPC: H01L27/11582 ,  H01L27/11568

Abstract: 一种半导体器件包括：堆叠结构，该堆叠结构包括交替堆叠在下结构上的层间绝缘层和栅极层；以及穿透堆叠结构的存储器竖直结构、分离结构和支撑竖直结构，其中栅极层包括下栅极层、上栅极层和中间栅极层，其中分离结构包括第一分离结构，其中支撑竖直结构包括穿透下栅极层、中间栅极层和上栅极层且与第一分离结构相邻的第一内支撑竖直结构，其中第一内支撑竖直结构的一部分在与上栅极层相同的水平上直接连接到第一分离结构，以及其中第一内支撑竖直结构的一部分在与下栅极层相同的水平上与第一分离结构间隔开。

公开(公告)号：CN114256270A

公开(公告)日：2022-03-29

申请号：CN202111032934.X

申请日：2021-09-03

Applicant: 三星电子株式会社

Inventor： 宋炫周 ,  李海旻

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11524

Abstract: 提供了集成电路器件和包括其的电子系统。所述集成电路器件可以包括：栅极堆叠件，所述栅极堆叠件在所述衬底上在可以平行于衬底的主表面的第一方向上延伸，所述栅极堆叠件包括在可以垂直于所述衬底的所述主表面的垂直方向上彼此交叠的多个栅电极；沟道结构，所述沟道结构在所述垂直方向上延伸穿过所述栅极堆叠件；字线切割开口，所述字线切割开口在所述垂直方向上延伸穿过所述栅极堆叠件并且在所述第一方向上延伸；以及上支撑层，所述上支撑层位于所述栅极堆叠件上，并且包括在所述垂直方向上与所述字线切割开口交叠的孔。所述沟道结构的上表面与所述上支撑层的下表面接触。

公开(公告)号：CN114188350A

公开(公告)日：2022-03-15

申请号：CN202110881963.7

申请日：2021-08-02

Applicant: 三星电子株式会社

Inventor： 文齐琡 ,  林周永 ,  金钟秀 ,  沈善一 ,  李海旻 ,  赵源锡

IPC: H01L27/11582 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L27/1157

Abstract: 本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。

公开(公告)号：CN111863828A

公开(公告)日：2020-10-30

申请号：CN202010332058.1

申请日：2020-04-24

Applicant: 三星电子株式会社

Inventor： 姜信焕 ,  孙荣晥 ,  李海旻 ,  金森宏治 ,  韩智勋

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11565

Abstract: 一种竖直半导体装置可包括堆叠结构和多个沟道结构。堆叠结构可包括交替和重复地堆叠在衬底上的绝缘层和栅极图案。堆叠结构可在平行于衬底的上表面的第一方向上延伸。栅极图案可包括至少多个第一栅极图案。堆叠结构可包括第一栅极图案之间的牺牲图案。沟道结构可穿过堆叠结构。沟道结构中的每一个可延伸至衬底的上表面，并且沟道结构中的每一个可包括电荷存储结构和沟道。沟道结构中的一些可穿过堆叠结构中的牺牲图案到达衬底的上表面，并且可延伸至衬底的上表面。

公开(公告)号：CN110828371B

公开(公告)日：2024-06-04

申请号：CN201910448953.7

申请日：2019-05-28

Applicant: 三星电子株式会社

Inventor： 李海旻

IPC: H01L21/768 ,  H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35

Abstract: 提供了一种垂直存储器件，其包括：衬底，包括第一区域和围绕第一区域的第二区域，第一区域包括形成在其上的单元阵列，第二区域包括形成在其上的阶梯结构；栅电极，在与衬底的上表面垂直的第一方向上彼此隔开地堆叠在衬底的第一区域和第二区域上，每个栅电极在与衬底的上表面平行的第二方向上延伸且在其在第二方向上的端部处包括焊盘；沟道，在衬底的第一区域上沿第一方向延伸穿过栅电极；和形成在第二区域上的接触插塞，沿第一方向延伸以分别接触栅电极的焊盘。在俯视图中，焊盘中的第一焊盘可具有在远离衬底的第一区域的方向上凸出的凸边缘部分，在俯视图中，设置在第一焊盘上的第二焊盘可具有在朝向衬底的第一区域的方向上凹入的凹边缘部分。

公开(公告)号：CN115720445A

公开(公告)日：2023-02-28

申请号：CN202210615719.0

申请日：2022-06-01

Applicant: 三星电子株式会社

Inventor： 李海旻 ,  金柄宅 ,  宋怰周

IPC: H10B41/35 ,  H10B41/50 ,  H10B41/27 ,  H10B43/35 ,  H10B43/50 ,  H10B43/27 ,  H10B43/40 ,  H10B41/41

Abstract: 公开了一种三维(3D)半导体存储器装置和包括其的电子系统。3D半导体存储器装置可以包括：衬底，其包括第一区域和第二区域；堆叠结构，其包括交替且重复地堆叠在衬底上的层间电介质层和栅电极，并且在第二区域上具有台阶结构；模制结构，其在第一区域上与堆叠结构相邻，并且包括交替且重复地堆叠在衬底上的层间电介质层和牺牲层；第一分离结构，其与堆叠结构交叉，并且沿着第一方向从第一区域朝向第二区域延伸；以及第二分离结构，其与模制结构交叉，并且在第一方向上在第一区域上延伸。第一分离结构的顶表面的水平可以高于第二分离结构的顶表面的水平。