公开(公告)号：CN111211160B

公开(公告)日：2021-05-14

申请号：CN202010040170.8

申请日：2020-01-15

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  孙涛 ,  欧阳东法 ,  郗路凡 ,  邓思宇 ,  魏杰 ,  张波

IPC: H01L29/06 ,  H01L29/861

Abstract: 本发明属于功率半导体技术领域，涉及一种垂直GaN功率二极管。本发明在阳极电压为0V时，利用阳极金属与GaN半导体之间功函数差耗尽二极管阳极和阴极之间的导电沟道，实现二极管关断及耐压的功能，避免了GaN肖特基二极管因肖特基结因漏电而导致的提前击穿，获得高反向击穿电压和低泄漏电流；当阳极电压大于电压临界值时，耗尽区变窄,器件导通；当阳极电压进一步增大，凸出部分的漂移区侧壁开始出现高浓度电子积累层，通过调节凸出部分的漂移区的宽度以及选择合适的阳极金属，从而获得低开启电压和极低导通电阻。此外，沟道区势垒高度随温度几乎不变，具有很高的温度稳定性。本发明具有开启电压小，击穿电压高，比导通电阻低，温度稳定性好等优点。

公开(公告)号：CN110504308B

公开(公告)日：2021-03-30

申请号：CN201910805724.6

申请日：2019-08-29

Applicant: 电子科技大学 ,  重庆中科渝芯电子有限公司

Inventor： 魏杰 ,  黄俊岳 ,  马臻 ,  王晨霞 ,  鲁娟 ,  郗路凡 ,  宋旭 ,  罗小蓉 ,  杨永辉 ,  朱坤峰

IPC: H01L29/739 ,  H01L29/08

Abstract: 本发明属于功率半导体技术领域，具体涉及一种高速低损耗的多槽栅高压功率器件。相对与传统结构，本发明在发射极端与集电极端均引入多个槽栅结构。正向导通时，集电极端槽栅侧壁沟道关断，N+集电区与N型缓冲层连通路径被阻断，因而可消除电压折回效应。发射极端槽栅结构不仅增加沟道密度以降低沟道区电阻，而且阻挡槽栅和载流子存储层可有效提高漂移区载流子浓度，因此新器件可获得更低的正向导通压降。关断过程中，随着集电极电压升高，集电极端槽栅侧壁沟道开启，使N+集电区与N型缓冲层连通而形成电子快速抽取路径，加速器件关断以降低关断损耗。因此，本发明具有更小的正向导通压降和关断损耗，而且没有电压折回效应。

公开(公告)号：CN110504168B

公开(公告)日：2020-08-28

申请号：CN201910805736.9

申请日：2019-08-29

Applicant: 电子科技大学 ,  重庆中科渝芯电子有限公司

Inventor： 魏杰 ,  马臻 ,  黄俊岳 ,  王晨霞 ,  鲁娟 ,  郗路凡 ,  宋旭 ,  罗小蓉 ,  杨永辉 ,  朱坤峰

IPC: H01L21/334 ,  H01L29/739

Abstract: 本发明属于功率半导体技术领域，具体涉及一种多槽栅横向高压功率器件制造方法。本发明相对与传统结构，新结构在发射极端的N型存储层与集电极端的N型缓冲层、发射极端与集电极端的P型阱区可分别同步推结完成以降低器件热预算成本；发射极端与集电极端的多槽栅结构也可同步制作完成，在器件两端形成多沟道槽栅结构，以此改善器件导通压降与关断损耗。本发明的有益效果为简化器件工艺步骤与成本，实现易集成、低功耗的SOI LIGBT。

公开(公告)号：CN108321195B

公开(公告)日：2020-05-22

申请号：CN201810113223.7

申请日：2018-02-05

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  杨洋 ,  魏杰 ,  欧阳东法 ,  王晨霞 ,  樊雕 ,  赵哲言 ,  孙涛 ,  邓高强

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明属于功率半导体技术领域，涉及一种具有阳极夹断槽的短路阳极SOI LIGBT。本发明与传统短路阳极LIGBT相比，阳极端引入连接阳极电位的阳极槽，其导电材料里面是高浓度的P型掺杂，且在槽壁一侧引入低浓度的N型掺杂区；器件关断时，阳极槽外壁积累电子，提供低阻通道，加快了存储在漂移区内电子的抽取，减小关断时间和关断损耗；器件刚开启时，阳极槽内P型杂质使低浓度N型掺杂区耗尽，阻碍电子被N+阳极抽取，消除了电压折回效应，同时增强了电导调制作用，降低了导通压降。本发明的有益效果为，相比于传统LIGBT，具有更快的关断速度和更低的损耗；相比于传统短路阳极LIGBT，本发明在更小的横向元胞尺寸下，消除了电压折回现象，同时具有更低的导通压降。

公开(公告)号：CN110459609A

公开(公告)日：2019-11-15

申请号：CN201910805725.0

申请日：2019-08-29

Applicant: 电子科技大学 ,  重庆中科渝芯电子有限公司

Inventor： 罗小蓉 ,  樊雕 ,  李聪聪 ,  魏杰 ,  邓高强 ,  王晨霞 ,  张森 ,  苏伟 ,  杨永辉 ,  朱坤峰

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/08

Abstract: 本发明属于功率半导体技术领域，具体涉及一种短路阳极薄层高压功率器件。本发明主要特征在于：采用两个凹形槽及隔离槽的结构正向导通时，阳极侧的凹形槽和隔离槽因为压缩了电子电流的流动通道，仅留有极为狭窄的导电通道可以增大阳极侧的分布电阻，从而消除短路阳极结构正向导通时存在的Snapback(电压折回)效应；阴极侧的凹形槽通过物理阻挡空穴的抽取，并且由于正向导通时正栅压的作用，在凹形槽的正下隔离成的电子积累层也构成了载流子存储层，阻止空穴被阴极抽取，由于电中性的要求，更多的电子被注入漂移区，极大地提高了漂移区中的载流子浓度，降低器件的正向导通压降。关断时，短路阳极N+的存在会加快电子的抽取速度，提高器件关断速度。

公开(公告)号：CN109887998A

公开(公告)日：2019-06-14

申请号：CN201910170536.0

申请日：2019-03-07

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  樊雕 ,  李聪 ,  苏伟 ,  张科 ,  杨洋 ,  魏杰 ,  邓高强 ,  欧阳东法 ,  王晨霞

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/739

Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有折叠槽栅的薄SOI LIGBT。本发明主要特征在于：采用非等深介质槽及折叠槽栅。正向耐压时，非等深介质槽调制横向电场，使均匀掺杂的漂移区承受高压；正向导通时，介质槽阻碍空穴流入发射极，提升发射极附近漂移区的空穴浓度，实现电子注入增强效应降低器件导通压降；漂移区均匀掺杂使靠近集电极一侧漂移区浓度远低于传统薄SOI层线性掺杂器件的集电极一侧漂移区浓度，使集电极注入效率提升；器件电导调制效应增强，正向导通压降减小。折叠槽栅增大沟道密度，极大提升了器件饱和电流能力。本发明的有益效果为，相对于传统薄SOI LIGBT结构，本发明具有更低的正向导通压降以及更高的饱和电流能力，Von-Eoff折中更佳。

公开(公告)号：CN109148591A

公开(公告)日：2019-01-04

申请号：CN201811008629.5

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  张科 ,  何清源 ,  廖天 ,  樊雕 ,  方健 ,  杨霏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/872 ,  H01L29/423

CPC classification number: H01L29/78 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0684 ,  H01L29/4236 ,  H01L29/872

Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成肖特基二极管的碳化硅槽栅MOS器件。传统碳化硅MOS器件的体二极管由于导通压降大，且为双极器件，因而在反向恢复时的损耗较大。本发明在碳化硅槽栅MOS的槽栅之间集成了一个肖特基二极管，器件在反向恢复时，此肖特基二极管起续流的作用，从而使续流二极管的导通压降减小，反向恢复时间和反向恢复电荷比传统体二极管减小。器件在承受高压时，槽栅与N型漂移区之间和P型保护区与N型漂移区之间的耗尽作用可以保护肖特基接触不受高电场的影响，提高了器件的耐压和可靠性。

公开(公告)号：CN106024897B

公开(公告)日：2018-08-24

申请号：CN201610554363.9

申请日：2016-07-14

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  葛薇薇 ,  吴俊峰 ,  马达 ,  吕孟山 ,  黄琳华 ,  刘庆 ,  孙涛

IPC: H01L29/78

CPC classification number: H01L29/7816 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7825 ,  H01L29/7831 ,  H01L29/7835

Abstract: 本发明属于功率半导体器件领域，涉及一种基于体硅技术的横向三栅功率LDMOS。本发明主要特点为：具有三栅结构和可以与源或栅或外加电极电气相连的第二导电材料。本发明主要优势如下：三栅结构增加了沟道密度，降低了沟道电阻，从而使比导通电阻下降；第二导电材料可以自由选择电极，当于栅电极相接时，在正向时，在第二凹槽的侧面及底面形成电子积累面，形成的多维低阻通道，使比导通电阻大为降低，在反向时，可以辅助耗尽漂移区，增加器件的漂移区掺杂浓度，使器件的比导通电阻降低；当与源电极相接时，减小了栅漏交叠，降低了器件的栅漏电容，从而减小了开关损耗；当与外加电极电气相连时，能够达到多种效果。

公开(公告)号：CN105552109B

公开(公告)日：2018-04-13

申请号：CN201510936970.7

申请日：2015-12-15

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  阮新亮 ,  周坤 ,  邓高强 ,  魏杰 ,  吴俊峰 ,  邓思宇 ,  张波

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明属于半导体技术领域，具体的说涉及一种SA‑LIGBT。本发明的主要方案为，本发明中的N型阱区内部P+阳极区和N+阳极区，且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成，同时沿器件纵向方向均为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时，P型埋层和P+阳极区形成电子阻挡层，它们可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

公开(公告)号：CN105161420B

公开(公告)日：2017-10-13

申请号：CN201510410002.2

申请日：2015-07-13

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  刘建平 ,  张彦辉 ,  谭桥 ,  尹超 ,  周坤 ,  魏杰 ,  阮新亮 ,  李鹏程 ,  张波

IPC: H01L21/336 ,  H01L29/04

Abstract: 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。