-
公开(公告)号：CN113594258A
公开(公告)日：2021-11-02
申请号：CN202110998545.6
申请日：2021-08-27
Applicant: 电子科技大学
IPC: H01L29/78 , H01L23/552
Abstract: 本发明提供了一种低辐射漏电高压LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压LDMOS器件结构，本发明在AB截面和AD截面之间增加了一个AC截面结构。元胞区和非元胞区(场区)交界处往非元胞区一侧，即AC截面，补充注入了一个第一导电类型重掺杂区域，从而切断了辐射漏电途径，避免了总剂量辐射引起的器件漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。
-
公开(公告)号：CN113270423A
公开(公告)日：2021-08-17
申请号：CN202110501152.X
申请日：2021-05-08
Applicant: 电子科技大学
IPC: H01L27/12 , H01L23/552 , H01L21/84
Abstract: 一种抗辐射SOI器件及制造方法，属于半导体制造技术领域。本发明抗辐射SOI器件，采用埋氧化层和隔离槽的结构，实现了器件间的全隔离，避免了寄生P‑N‑P‑N结构引起的闩锁效应，提高了电路抗单粒子效应和瞬时剂量率效应能力。在阱区底部设置高浓度的埋层，减弱了埋氧化层正电荷对器件背沟特性的影响，可以抑制背沟开启和背栅击穿，提高器件抗总剂量效应能力。部分场氧结构减小了场氧化层的面积，使总剂量效应在场氧化层内产生的正电荷总量减少，因而减小了总剂量效应对器件的影响。
-
公开(公告)号：CN113161422A
公开(公告)日：2021-07-23
申请号：CN202110547131.1
申请日：2021-05-19
Applicant: 电子科技大学
IPC: H01L29/78 , H01L23/552 , H01L29/10
Abstract: 本发明提供了一种低辐射漏电的高压LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压LDMOS器件结构，本发明在AB截面和AD截面之间增加了一个AC截面结构。元胞区和非元胞区(场区)交界处往元胞区一侧，即AC截面，删去第二导电类型源区，第一导电类型体区向右延伸至与AD截面中的第二导电类型源区相切，从而切断了辐射漏电途径，避免了总剂量辐射引起的器件漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。
-
公开(公告)号：CN105140269B
公开(公告)日：2018-10-26
申请号：CN201510473666.3
申请日：2015-08-05
Applicant: 电子科技大学
Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
公开(公告)号：CN103985758B
公开(公告)日：2017-07-28
申请号：CN201410194278.7
申请日：2014-05-09
Applicant: 电子科技大学
Abstract: 本发明涉及半导体功率器件领域，具体的说是提出一种减小热载流子效应的横向高压器件。本发明为了克服传统横向高压器件的热载流子效应问题，在第一导电类型阱区中设置有轻掺杂的第一导电类型缓冲区，由于轻掺杂浅第一导电类型缓冲区的引入，减小了引入区域的第一导电类型阱区附近的电场强度，从而也就减小了热载流子注入到氧化层，器件由于热载流子效应造成的损伤降低，器件寿命增加。本发明尤其适用于横向高压器件。
-
Patent Agency Ranking
公开(公告)号：CN103531586B
公开(公告)日：2016-02-03
申请号：CN201310526025.0
申请日：2013-10-30
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/36 , H01L21/782
Abstract: 本发明涉及半导体技术，具体的说是涉及一种功率半导体器件及其制造方法。本发明的一种功率半导体器件，其特征在于将第一类高压nLDMOS器件1、第二类高压nLDMOS器件2、第三类高压nLDMOS器件3、第四类高压nLDMOS器件4、第五类高压nLDMOS器件5、第六类高压nLDMOS器件6、低压NMOS器件7、低压PMOS器件8和低压NPN器件9集成于同一芯片上。本发明的有益效果为，衬底10上实现nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，为高压器件提供了低阻的导电通道，提高器件的电导率，大大降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明尤其适用于功率半导体器件及其制造。
-
公开(公告)号：CN103413830A
公开(公告)日：2013-11-27
申请号：CN201310356773.9
申请日：2013-08-16
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET，其特征在于，通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压MOSFET源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压MOSFET。
-
公开(公告)号：CN103165657A
公开(公告)日：2013-06-19
申请号：CN201310078793.4
申请日：2013-03-13
Applicant: 电子科技大学
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN102810540A
公开(公告)日：2012-12-05
申请号：CN201210268627.6
申请日：2012-07-31
Applicant: 电子科技大学
Abstract: 一种具有电流采样功能的LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件（100）和电流检测LDMOS器件（101）。本发明通过控制主功率器件和电流检测功率器件的沟道区宽度之比以实现电流采样。通过主功率器件和电流检测功率器件共用漏极结构以达到节省芯片面积的目的；同时通过短接主功率器件和电流采样功率器件各自的P+接触区和N+接触区（与各自的源极金属相连），并且将电流采样功率器件的P型体区做在一个N阱中、使得电流采样功率器件的P型体区与衬底完全隔离，实现了电流检测功率器件的源极电压浮动且消除了衬底去偏置效应，最终使得电流检测功率器件对主功率器件电流进行准确采样的目的。
-
公开(公告)号：CN102201406A
公开(公告)日：2011-09-28
申请号：CN201110105986.5
申请日：2011-04-26
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/78 , H01L29/06 , H01L21/8249
Abstract: 一种基于N型外延层的BCD集成器件及其制造方法，属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件，各器件制作于P型衬底表面的P型外延层表面的N型外延层中，并通过P+对通隔离区实现结隔离；在高压器件下方的P型衬底和P型外延层之间具有N型埋层，在低压器件下方的P型外延层和N型外延层之间可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底，避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加，从而降低了芯片的制造成本。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.062 seconds)
