-
公开(公告)号：CN104966736A
公开(公告)日：2015-10-07
申请号：CN201510290535.1
申请日：2015-06-01
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/36 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/36 , H01L29/66681
Abstract: 本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。
-
公开(公告)号：CN105261615B
公开(公告)日：2018-04-06
申请号：CN201510556355.3
申请日：2015-09-02
Applicant: 电子科技大学
Abstract: 一种硅基薄外延单RESURF电平位移结构，属于半导体功率器件技术领域。包括基于浮动地的高端电路、终端、LDMOS、第一弯道区、第二弯道区；对于第一弯道区，增加漏极曲率半径以达到耐压需求；对于第二弯道区，增大第二弯道区漂移区的长度，优化的漂移区长度将削弱曲率结的电场集中，避免电场线在源端集中，且将获得更长的耐压层，避免提前击穿，从而提高弯道区击穿电压。本发明电平位移结构能使源在中心的曲率终端表面电场不会过于集中，减少曲率对器件耐压的影响；与现有曲率终端处理方式相比，本发明并未引入新的版次或工艺流程，成本较低，且其工艺兼容标准的CMOS工艺流程，实现了高压集成电路电平位移结构的集成。
-
公开(公告)号：CN104979214A
公开(公告)日：2015-10-14
申请号：CN201510238123.3
申请日：2015-05-12
Applicant: 电子科技大学
IPC: H01L21/336 , H01L21/266 , H01L29/06
CPC classification number: H01L29/66477 , H01L21/266 , H01L29/0634
Abstract: 本发明提供了一种超结结构的制备方法，属于半导体工艺制造技术领域。包括以下步骤：1)在衬底上制备第一N型外延层；2)采用多次高能离子注入工艺，在第一N型外延层需要制作P型柱的区域注入P型杂质，形成第一注入区；3)在第一N型外延层和第一注入区上形成第二N型外延层；4)采用多次高能离子注入工艺，在第二N型外延层需要制作P型柱的区域注入P型杂质，形成第二注入区；5)重复步骤3)、4)的“外延-多次高能离子注入”过程，直到满足超结结构的耐压要求。本发明采用多次不同能量和剂量的高能离子注入实现了P、N条的注入，得到了P、N条宽较小的超结结构，克服了传统外延注入因高温退火推结导致的P条横扩严重。
-
公开(公告)号：CN105047693B
公开(公告)日：2018-09-21
申请号：CN201510475514.7
申请日：2015-08-05
Applicant: 电子科技大学
Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，直线结终端结构和曲率结终端结构相连部分，在Y方向，P型埋层超出N型漂移区距离为5微米；同时P型埋层还超出N型掺杂层3微米。在实际工艺中，N型漂移区2通过离子注入形成，在退火推结后，N型漂移区会向Y方向扩散，将P型埋层超出N型漂移区2一些距离，使得扩散出去的N型漂移区有P型杂质耗尽，这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到更优化的击穿电压。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
公开(公告)号：CN105047694B
公开(公告)日：2017-09-22
申请号：CN201510542990.6
申请日：2015-08-28
Applicant: 电子科技大学
Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，曲率结终端结构中N型漂移区2内壁和P型埋层9内壁分别向中间延伸至与直接结终端结构中N型漂移区2内壁和P型埋层9内壁连接，延伸方向与直接结终端结构中N型漂移区2和P型埋层9内壁垂直方向都具有ɑ度夹角，ɑ度夹角为45度；这样可以有效缓解连接处电场的曲率效应。在连接处延伸方向的垂直方向，P型埋层9超出N型漂移区2距离为5微米，改善电荷不平衡问题。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡与连接处电场曲率效应的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN104241276B
公开(公告)日：2017-05-10
申请号：CN201410450091.9
申请日：2014-09-04
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明提供了一种堆叠STSCR‑LDMOS的高压ESD保护电路，属于电子技术领域。包括1个NLDMOS、1个电阻228和N个STSCR‑LDMOS堆叠单元，所述STSCR‑LDMOS堆叠单元包括一个STSCR‑LDMOS器件和一个触发电阻，其中N≥2，衬底上还有(N+2)个P型重掺杂区作为保护环接地。该电路通过LDMOS的击穿触发堆叠STSCR‑LDMOS，在不提高触发电压的同时，采用堆叠的STSCR提高了维持电压。
-
公开(公告)号：CN105206659A
公开(公告)日：2015-12-30
申请号：CN201510543015.7
申请日：2015-08-28
Applicant: 电子科技大学
IPC: H01L29/06
CPC classification number: H01L29/0634
Abstract: 本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。本发明的结构，曲率结终端结构中N型漂移区2内壁和P型埋层9内壁分别向中间延伸至与直接结终端结构中N型漂移区2内壁和P型埋层9内壁连接，延伸路径为圆弧路径；这样可以有效缓解连接处电场的曲率效应。在连接处延伸方向的垂直方向，P型埋层9超出N型漂移区2一些距离，改善电荷不平衡问题。本发明的有益效果为，改善直线结终端结构与曲率结终端结构相连部分电荷不平衡与连接处电场曲率效应的问题，避免器件提前击穿，从而得到最优化的击穿电压。
-
公开(公告)号：CN104934465A
公开(公告)日：2015-09-23
申请号：CN201510238045.7
申请日：2015-05-12
Applicant: 电子科技大学
CPC classification number: H01L29/0634 , H01L21/02365
Abstract: 本发明提供了一种超结结构的制备方法，属于半导体工艺制造技术领域。包括以下步骤：1)在衬底上制备第一N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；2)在步骤1)形成的沟槽中填充P型材料，并平坦化表面；3)在平坦化处理后的第一N型外延层和填充的P型材料上形成第二N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；4)在步骤3)形成的沟槽中填充P型材料，并平坦化表面；5)重复步骤3)、4)的“外延-刻槽-填充”过程，直至达到超结结构的耐压要求。本发明采用多次“外延-刻槽-填充”的方法实现了较大深宽比槽的刻蚀和填充，且可以得到P、N条宽较小的超结结构，有效降低了超结结构的导通电阻，优化了超结结构的性能。
-
公开(公告)号：CN104269402A
公开(公告)日：2015-01-07
申请号：CN201410450092.3
申请日：2014-09-04
Applicant: 电子科技大学
Abstract: 本发明提供了一种堆叠SCR-LDMOS的高压ESD保护电路，属于电子技术领域。包括1个NLDMOS、1个电阻232和N个SCR-LDMOS堆叠单元，所述SCR-LDMOS堆叠单元包括一个SCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有(N+2)个P型重掺杂区作为保护环接地。该电路通过LDMOS的击穿触发堆叠SCR-LDMOS，在不提高触发电压的同时，采用堆叠的SCR-LDMOS提高了维持电压。
-
公开(公告)号：CN103825434A
公开(公告)日：2014-05-28
申请号：CN201410105592.3
申请日：2014-03-20
Applicant: 电子科技大学
Abstract: 本发明涉及集成电子电路技术，具体涉及一种用于IGBT的栅极驱动电路。本发明的IGBT驱动电路，包括光耦合器1、开关电路2和驱动保护电路3，所述光耦合器1分别与开关电路2和驱动保护电路3连接，所述开关电路2和驱动保护电路3连接，通过开关电路2控制光耦合器1与驱动电路的通断从而实现对IGBT的过流保护，由于电路中控制IGBT的网络上不存在电子元器件，因此其可靠性大大增强。本发明的有益效果为，有效降低了电路的复杂度，并提高了电路的可靠性和稳定性。本发明尤其适用于IGBT驱动电路。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.036 seconds)
