公开(公告)号：CN100461427C

公开(公告)日：2009-02-11

申请号：CN200610068044.3

申请日：2006-03-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  木下敦宽 ,  高岛章 ,  萩岛大辅

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: 一种非易失性半导体存储器件，包括半导体衬底；形成在半导体衬底中的多个隔离区域；形成在相邻隔离区域之间的元件形成区域；提供在元件形成区域上的第一栅极绝缘膜；提供在第一栅极绝缘膜上的浮栅电极，在沿着垂直于隔离区域延伸方向的方向上的剖面中，浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度；提供在浮栅电极上的第二栅极绝缘膜；和提供在第二栅极绝缘膜上的控制栅极电极。

公开(公告)号：CN101350350A

公开(公告)日：2009-01-21

申请号：CN200810137968.3

申请日：2008-07-17

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  木下敦宽 ,  小林茂树 ,  萩岛大辅

IPC: H01L27/04 ,  H01L29/788 ,  H01L29/423 ,  H01L27/115

CPC classification number: G04F10/10 ,  G11C16/0408 ,  G11C2216/10 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种时效装置，具备：半导体衬底、被形成在第1元件区域内的第1及第2扩散层、被形成在第1及第2扩散层间的沟道区域上的浮栅、以及相对于浮栅在横方向上隔开一定间隔并排形成的控制栅电极。浮栅与控制栅电极的耦合电容大于浮栅与半导体衬底的耦合电容。

公开(公告)号：CN100448008C

公开(公告)日：2008-12-31

申请号：CN200610006642.8

申请日：2006-01-27

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  土屋义规 ,  古贺淳二

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L21/28105 ,  H01L21/28097 ,  H01L21/32155 ,  H01L21/82385 ,  H01L29/66651 ,  H01L29/785

Abstract: 一种半导体器件，其包括半导体衬底；在该半导体衬底上形成的第一栅极绝缘膜；在该半导体器件上形成的第二栅极绝缘膜；在该第一栅极绝缘膜上形成并完全硅化的第一栅电极；和在第二栅电极上形成并完全硅化的第二栅电极，第二栅极绝缘膜的栅极长度和栅极宽度大于第一栅电极的长度和宽度，且第二栅极绝缘膜的厚度小于第二栅电极的厚度。

公开(公告)号：CN100446271C

公开(公告)日：2008-12-24

申请号：CN200510059287.6

申请日：2005-03-25

Applicant: 株式会社东芝

Inventor： 中林幸雄 ,  西之原一美 ,  木下敦宽 ,  古贺淳二

IPC: H01L29/772 ,  H01L29/786 ,  H01L21/00

CPC classification number: H01L29/785 ,  H01L29/66643 ,  H01L29/66795 ,  H01L29/7839 ,  H01L29/78621

Abstract: 一种场效应晶体管，包括：第一半导体区；绝缘地设置于第一半导体区域之上的栅极电极；其间夹有第一半导体区域的源极和漏极电极；第二半导体区，每个都具有比第一半导体区域的杂质浓度更高的杂质浓度，一个第二半导体区被形成于该第一半导体区与该源极电极之间，而另一个第二半导体区被形成于该第一半导体区与该漏极电极之间，在源极电极和漏极电极相对于沟道方向而相互分离的方向上，源极电极向栅极电极偏移，所述一个第二半导体区域的厚度不大于在该源极电极与所述一个第二半导体区处于热平衡的情况下所述一个第二半导体区域在沟道方向上被完全耗尽时的厚度。

公开(公告)号：CN101093857A

公开(公告)日：2007-12-26

申请号：CN200710127334.5

申请日：2004-09-03

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  古贺淳二

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供一种场效应型晶体管及其制造方法，可以降低源·漏的寄生电阻，抑制短沟道效应且降低泄露电流。该场效应型晶体管，包括：构成沟道区的第一半导体区；在上述第一半导体区上夹着栅绝缘膜形成的栅电极；对应于上述栅电极，在上述第一半导体区的两侧形成的源·漏电极；以及在上述第一半导体区和上述源·漏电极之间分别形成的、杂质浓度比上述第一半导体区高的第二半导体区，且上述第二半导体区的与上述沟道区相接的部分，在无电压施加的状态下在整个沟道长度方向上被耗尽化。沟道长度方向上的厚度小于等于10nm，且形成为比由杂质浓度决定的耗尽层宽度更薄。

公开(公告)号：CN1624932A

公开(公告)日：2005-06-08

申请号：CN200410098350.2

申请日：2004-12-03

Applicant: 株式会社东芝

Inventor： 土屋义规 ,  入沢寿史 ,  木下敦宽 ,  古贺淳二

IPC: H01L29/78 ,  H01L27/092 ,  H01L29/43

CPC classification number: H01L29/4908 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/84 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66643 ,  H01L29/785

Abstract: 一种半导体器件，包括：硅衬底、形成在所述硅衬底的表面上的n型沟道区、与所述n型沟道区的表面相对形成的n型源区和n型漏区、形成在所述n型源区和所述n型漏区之间的所述n型沟道区的所述表面上的第一栅绝缘膜、形成在所述第一栅绝缘膜上的具有金属元素M和第一IV族半导体元素 Si1－aGea(0≤a≤1)的化合物的第一栅极、形成在所述硅衬底的所述表面上的p型沟道区、与所述p型沟道区的表面相对形成的p型源区以及p型漏区、形成在所述p型源区以及所述p型漏区之间的所述p型沟道区的所述表面上的第二栅绝缘膜、形成在所述第二栅绝缘膜上的具有所述金属元素M和第二IV族半导体元素Si1－cGec(0≤c≤1，a≠c)的化合物的第二栅极。