-
公开(公告)号：CN103915108A
公开(公告)日：2014-07-09
申请号：CN201410077924.1
申请日：2014-03-05
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种多端口寄存器堆存储单元。本发明的存储单元由8个NMOS管和2个PMOS管构成，其中，4个NMOS管和2个PMOS管构成耦合反相器，用于存储数据，另外4个NMOS管为读写晶体管，其布局布线方式为：对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，CT和M1的版图；该寄存器堆单元具有上下对称和左右对称的结构；耦合反相器的6个晶体管采用2条多晶硅栅，极大地减小了由于制造偏差引起的晶体管的不对称，增加了噪声容限；两个PMOS管共用漏端有源区，四个NMOS管和四个写晶体管共用源端有源区，减小了通孔数目，极大地缩小了单元的面积。
-
公开(公告)号：CN102136297A
公开(公告)日：2011-07-27
申请号：CN201110083525.2
申请日：2011-04-02
Applicant: 复旦大学
IPC: G11C19/28
Abstract: 本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。当mod信号为电源电压时，伪地线电压接近电源地，当mod信号为电源地时，伪地线电压为某一中间点电压。本发明能够限制读位线的摆幅，降低寄存器文件的功耗；在某些特殊情况下，需要位线全摆幅以适应要求，本发明提供的控制单元，可以方便的实现位线的全摆幅与低摆幅之间的转换。
-
公开(公告)号：CN102004880A
公开(公告)日：2011-04-06
申请号：CN201010554525.1
申请日：2010-11-23
Applicant: 复旦大学
IPC: G06F21/00
Abstract: 本发明属于集成电路设计技术领域，具体为一种适用于嵌入式系统的数据保护单元。嵌入式系统包括中央处理器，高速缓存和片外存储器。通过在系统中加入加解密控制单元、对称加密运算单元和摘要运算单元，对数据保密性和完整性提供保护。系统并在运行过程中根据安全强度和性能的要求，可灵活的配置不同的工作模式。本发明易于扩展，有很好的推广价值。嵌入式系统通过引入该数据保护单元，系统的安全性大大加强，可以杜绝通过软件拷贝进行软件盗版，有效防止恶意的软件篡改。
-
公开(公告)号：CN100375074C
公开(公告)日：2008-03-12
申请号：CN200510110254.X
申请日：2005-11-10
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种针对8位嵌入式CPU的AMBATM外围接口电路。该外围接口电路由总线状态机、时钟控制模块、数据控制模块、地址控制模块经电路连接组成。在总线状态机控制下，数据、地址、时钟三个控制模块协同工作，以解决32位总线和8位CPU在时序和数据宽度等方面的矛盾。加上外围接口电路的8位CPU，能够像32位CPU一样工作，仍采用原指令系统，可以直接嵌入到SoC系统中，而无需对其它模块作相应的修改。这样可缩短设计时间，提高IP复用效率。在性能上，其相当于同类8位嵌入式CPU的处理速度，但其面积和成本远小于32位的微处理器，具有良好的应用前景。
-
公开(公告)号：CN114359302B
公开(公告)日：2024-10-29
申请号：CN202111548231.2
申请日：2021-12-17
Applicant: 华东师范大学 , 复旦大学附属中山医院
IPC: G06T7/11 , G06T7/00 , G06V10/26 , G06V10/44 , G06V10/764 , G06V10/82 , G06N3/0464 , G06N3/048 , G06N3/08
Abstract: 本发明公开了一种基于腹部CT影像的皮下脂肪及内脏脂肪区域分割方法，本发明的特点是基于半监督对抗学习方法进行设计，采用对抗学习策略，利用不可信区域优化机制，提高分割的准确性。利用本发明能够有效地实现CT影像中皮下脂肪和内脏脂肪区域分割，该方法可以为人工智能的医疗辅助诊断提供有效的解决方案，充分发挥人工智能辅助诊断的作用。
-
Patent Agency Ranking
公开(公告)号：CN116957022A
公开(公告)日：2023-10-27
申请号：CN202310836365.7
申请日：2023-07-08
Applicant: 复旦大学
IPC: G06N3/063 , G06N3/0464 , G06N3/0495 , G06V40/20 , G06V10/82 , G06V10/94
Abstract: 本发明属于集成电路技术领域，具体为一种面向手势识别的稀疏二值神经网络硬件加速器。本发明加速器包括：输入缓存模块，权重缓存模块，数据传输片上网络，32个卷积计算核，层次化累加树，后续处理单元，HDMI接口，UART接口，值预测与稀疏激活图压缩/解压缩模块。该加速器针对稀疏二值网络的手势识别进行加速，采用两级值预测的方式可以跳过二值网络中存在的重复计算，从而加速计算周期并降低功耗；采用通道级稀疏激活压缩和解压缩方法减少所需的数据存储量；本发明具有低功耗，低延时的特性，有效地降低硬件资源，提升硬件的能效比。
-
公开(公告)号：CN116719759A
公开(公告)日：2023-09-08
申请号：CN202310040168.4
申请日：2023-01-13
Applicant: 复旦大学
IPC: G06F13/16 , G06F13/38 , G06F12/0811 , G06F12/084
Abstract: 本发明属于集成电路设计技术领域，具体为一种超标量RISC‑V处理器实现专用计算加速的L2Cache访存接口。本发明包括开源玄铁处理器原有的一致性总线接口修改逻辑、协处理器L2访存控制器；一致性总线接口的修改逻辑完成协处理器访存指令在一致性总线入口处的处理逻辑，包括：一致性总线借用接口；协处理器L2访存控制器负责协处理器与一致性总线接口之间访存请求的转换和管理，包括：加载控制状态机和存储控制状态机，协处理器访存请求转换和拆分逻辑，加载响应的保序逻辑，存储响应的保序逻辑。与主处理器相连的协处理器通过本访存接口可以对系统中的L2Cache进行访存操作，完成与主处理器共享数据区域的访问。
-
公开(公告)号：CN115935343A
公开(公告)日：2023-04-07
申请号：CN202211666133.3
申请日：2022-12-23
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计领域，具体为基于缺失状态保持寄存器的超标量RISC‑V处理器硬件防御幽灵攻击的方法。本发明方法包括对缺失状态保持寄存器（MSHR），以伯克利开源处理器BOOM原有的流水线逻辑对MSHR模块进行修改；具体地，以原有的缺失状态保持寄存器状态机为基础，在MSHR模块中添加判断逻辑来阻止非安全的指令信息在脱离错误推测路径之前写入数据缓存；同时添加超时逻辑，来解决某种情况下出现的死锁问题；结合以上两点实现防御幽灵攻击。本发明在不大规模更改流水线架构的情况下，在访存这部分增加阻止不安全的指令写回数据缓存的逻辑，可以成功防御spectre等攻击变体，同时在性能上的开销损失相对较小。
-
公开(公告)号：CN115276611A
公开(公告)日：2022-11-01
申请号：CN202210871494.5
申请日：2022-07-23
Applicant: 复旦大学
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种容双节点翻转的高可靠锁存器；其具有低成本高可靠的特性，核心是一种交叉耦合的施密特触发器结构，在其上额外整合了四个高阈值晶体管，以减轻瞬态电压变化对相邻晶体管的影响，达到DNU容错的目的，可广泛应用于对可靠性要求较高的各个领域。本发明相较于现有技术的优点在于：通过交叉耦合的施密特触发器及四个高阈值晶体管，不但能够实现对双节点翻转的有效容忍，而且能够实现对单节点翻转的有效容忍，并且其功耗延迟积低。
-
公开(公告)号：CN112861641B
公开(公告)日：2022-05-20
申请号：CN202110051273.9
申请日：2021-01-15
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种面向人机交互领域的动态手势识别硬件加速器。本发明电路包括：图像预处理模块，待机模块，RISCV处理器，动态手势识别协处理器；该加速器采用低复杂度手势识别算法，将RGB图像转化为YCrCb图像，并根据YCrCb图像提取二值肤色图像，有效地降低片上存储容量，降低数据搬运功耗，进而提升整个芯片的能效比；该加速器采用外围轮廓查找手势重心，通过追踪重心的位移得到手势移动方向，具有优越的识别效果，可以广泛应用于无接触式人机交互领域；此外该加速器采用RISCV处理器进行控制，具有较强的灵活性，并为长期待机运行设置了待机模块，有效地降低长期工作的功耗。
-
-
-
-
-
-
-
-
-
Search Results
124
records
(took 0.019 seconds)
