-
公开(公告)号：CN103500583B
公开(公告)日：2016-05-25
申请号：CN201310410505.0
申请日：2013-09-11
Applicant: 复旦大学
IPC: G11C7/18
Abstract: 本发明属于集成电路存储单元技术领域，具体为一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。该存储单元包括：插入两个写打断晶体管的交叉耦合的两个反相器，两个写晶体管，由四个晶体管组成的新型的抗位线漏电的读端口。当进行写操作时，关断插入的两个写打断晶体管，两个反相器之间的反馈打断，使得写操作更加容易，从而增强了低电压下的写能力；当进行读操作时，开启插入的两个NMOS晶体管，保持两个反相器之间的反馈，只要读字线RWL为低电平，则读位线到地之间始终有两个关断的NMOS晶体管，这大大减小了读位线上的漏电，增强了低电压下读操作的稳定性。
-
公开(公告)号：CN103500583A
公开(公告)日：2014-01-08
申请号：CN201310410505.0
申请日：2013-09-11
Applicant: 复旦大学
IPC: G11C7/18
Abstract: 本发明属于集成电路存储单元技术领域，具体为一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。该存储单元包括：插入两个写打断晶体管的交叉耦合的两个反相器，两个写晶体管，由四个晶体管组成的新型的抗位线漏电的读端口。当进行写操作时，关断插入的两个写打断晶体管，两个反相器之间的反馈打断，使得写操作更加容易，从而增强了低电压下的写能力；当进行读操作时，开启插入的两个NMOS晶体管，保持两个反相器之间的反馈，只要读字线RWL为低电平，则读位线到地之间始终有两个关断的NMOS晶体管，这大大减小了读位线上的漏电，增强了低电压下读操作的稳定性。
-
公开(公告)号：CN102592258A
公开(公告)日：2012-07-18
申请号：CN201210000855.5
申请日：2012-01-04
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种适用于指纹图像增强的Gabor滤波硬件加速单元。该加速单元由滤波控制器、输入缓存器、输出缓存器和滤波卷积单元组成。加速单元通过总线与中央处理器和存储器连接，通过总线获得的输入包括滤波前的指纹图像、方向信息、频率信息和有效区域掩膜信息。本发明对输入指纹图像中的每个像素点首先检查其掩膜信息，如果不为零，则利用与该像素点对应的方向和频率信息构造出相应的Gabor滤波器，并用该滤波器对此像素做Gabor滤波，得到滤波后的像素值；如果掩膜信息为零，则该像素点不做滤波。本发明的输出为Gabor滤波后的指纹图像。其中输入输出缓存器的引入使带宽得到有效降低，滤波卷积单元采用流水线设计，有效提高了加速单元的吞吐率。
-
公开(公告)号：CN102737710A
公开(公告)日：2012-10-17
申请号：CN201210008426.2
申请日：2012-01-12
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储单元技术领域，具体为一种基于自定时的灵敏放大时序控制信号产生电路。该电路由两列可配置的存储单元伪阵列、一个两输入或非逻辑以及延时单元构成。伪存储器阵列的位线预充到高电平，工作时，伪阵列的字线WL信号由低电平翻转为高电平时，两列存储单元伪阵列的位线BL开始放电，位线电压降低，并导致或非门翻转，完成时序控制功能。本发明可以有效地减少存储器在制造过程中因工艺偏差造成的功能失效问题，提高存储器的成品率，提升存储器的读取速度。
-
公开(公告)号：CN103152275A
公开(公告)日：2013-06-12
申请号：CN201310083265.8
申请日：2013-03-15
Applicant: 复旦大学
IPC: H04L12/771 , H04L12/937
Abstract: 本发明属于集成电路的片上网络技术领域，具体为一种可配置为电路交换或包交换两种交换机制的路由器。通常的路由器由输入缓冲队列、路由计算模块、仲裁器和交换开关组成，具有东、南、西、北和本地5组端口。本发明在通常路由器的数据输入端口增加一个二选一的数据选择器（MUX），外部输入的数据分两个支路，一路与MUX的一个端口连接，另一路通过输入缓冲队列后与MUX的另一端口相连。本发明可在不明显增加电路总面积的前提下根据数据包长灵活地选择不同的交换机制，从而充分发挥两种交换机制在各自特定包长下的通信效率和能量效率的优势。
-
Patent Agency Ranking
公开(公告)号：CN103578529B
公开(公告)日：2016-08-03
申请号：CN201310494100.X
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器设计技术领域，具体为一种根据写数据改变电源供电的亚阈值存储单元。其单元结构包括一对虚拟电源供电的交叉耦合反相器，一个由写位线控制的虚拟电源供电晶体管，三个负责写操作的写晶体管，及一对堆叠的读晶体管。当存储单元进行写“0”操作时，单元的电源由VDD提供，数据通过单端的写操作方式进行写入；当存储单元进行写“1”操作时，单元的供电被截断，数据通过双端的写操作方式进行写入。当存储阵列进行读操作时，单元存储的数据通过堆叠的读晶体管读出到位线上。本发明具有较高的读、写稳定性，及在亚阈值电压下工作的能力。
-
公开(公告)号：CN103915108A
公开(公告)日：2014-07-09
申请号：CN201410077924.1
申请日：2014-03-05
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种多端口寄存器堆存储单元。本发明的存储单元由8个NMOS管和2个PMOS管构成，其中，4个NMOS管和2个PMOS管构成耦合反相器，用于存储数据，另外4个NMOS管为读写晶体管，其布局布线方式为：对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，CT和M1的版图；该寄存器堆单元具有上下对称和左右对称的结构；耦合反相器的6个晶体管采用2条多晶硅栅，极大地减小了由于制造偏差引起的晶体管的不对称，增加了噪声容限；两个PMOS管共用漏端有源区，四个NMOS管和四个写晶体管共用源端有源区，减小了通孔数目，极大地缩小了单元的面积。
-
公开(公告)号：CN103578530A
公开(公告)日：2014-02-12
申请号：CN201310494137.2
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器技术领域，具体为一种支持列选功能的亚阈值存储单元。该存储单元包括一交叉耦合反相器，一个由局部写字线控制的写晶体管，一个供电受列选字线控制的列选择反相器，及一个由读字线控制的读晶体管。当存储阵列进行写操作时，只有行字线和列选字线共同选中的存储单元的局部写字线有效，数据通过写晶体管写入存储单元，同一行、列的半选择存储单元保持原来的数据；当存储阵列进行读操作时，选中的存储单元读字线有效，数据保持反馈环被切断，单元存储的数据通过读晶体管读出到位线上。本发明具有较高的读、写噪声容限，能够在亚阈值电压下工作，并且支持位列选功能，结合单位的纠错码技术，可以有效的抵抗软错误。
-
公开(公告)号：CN103578529A
公开(公告)日：2014-02-12
申请号：CN201310494100.X
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器设计技术领域，具体为一种根据写数据改变电源供电的亚阈值存储单元。其单元结构包括一对虚拟电源供电的交叉耦合反相器，一个由写位线控制的虚拟电源供电晶体管，三个负责写操作的写晶体管，及一对堆叠的读晶体管。当存储单元进行写“0”操作时，单元的电源由VDD提供，数据通过单端的写操作方式进行写入；当存储单元进行写“1”操作时，单元的供电被截断，数据通过双端的写操作方式进行写入。当存储阵列进行读操作时，单元存储的数据通过堆叠的读晶体管读出到位线上。本发明具有较高的读、写稳定性，及在亚阈值电压下工作的能力。
-
公开(公告)号：CN102136297A
公开(公告)日：2011-07-27
申请号：CN201110083525.2
申请日：2011-04-02
Applicant: 复旦大学
IPC: G11C19/28
Abstract: 本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。当mod信号为电源电压时，伪地线电压接近电源地，当mod信号为电源地时，伪地线电压为某一中间点电压。本发明能够限制读位线的摆幅，降低寄存器文件的功耗；在某些特殊情况下，需要位线全摆幅以适应要求，本发明提供的控制单元，可以方便的实现位线的全摆幅与低摆幅之间的转换。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.023 seconds)
