公开(公告)号：CN103915108A

公开(公告)日：2014-07-09

申请号：CN201410077924.1

申请日：2014-03-05

Applicant: 复旦大学

Inventor： 虞志益 ,  张星星 ,  李毅 ,  熊保玉 ,  韩军 ,  张章 ,  程旭 ,  曾晓洋

IPC: G11C7/18 ,  G11C7/00

Abstract: 本发明属于集成电路技术领域，具体为一种多端口寄存器堆存储单元。本发明的存储单元由8个NMOS管和2个PMOS管构成，其中，4个NMOS管和2个PMOS管构成耦合反相器，用于存储数据，另外4个NMOS管为读写晶体管，其布局布线方式为：对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，CT和M1的版图；该寄存器堆单元具有上下对称和左右对称的结构；耦合反相器的6个晶体管采用2条多晶硅栅，极大地减小了由于制造偏差引起的晶体管的不对称，增加了噪声容限；两个PMOS管共用漏端有源区，四个NMOS管和四个写晶体管共用源端有源区，减小了通孔数目，极大地缩小了单元的面积。

公开(公告)号：CN102136297A

公开(公告)日：2011-07-27

申请号：CN201110083525.2

申请日：2011-04-02

Applicant: 复旦大学

Inventor： 虞志益 ,  张星星 ,  韩军 ,  张章 ,  李毅 ,  熊保玉 ,  张跃军 ,  董方元 ,  程旭 ,  张伟 ,  曾晓洋

IPC: G11C19/28

Abstract: 本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。当mod信号为电源电压时，伪地线电压接近电源地，当mod信号为电源地时，伪地线电压为某一中间点电压。本发明能够限制读位线的摆幅，降低寄存器文件的功耗；在某些特殊情况下，需要位线全摆幅以适应要求，本发明提供的控制单元，可以方便的实现位线的全摆幅与低摆幅之间的转换。

公开(公告)号：CN102385908A

公开(公告)日：2012-03-21

申请号：CN201110261855.6

申请日：2011-09-06

Applicant: 复旦大学

Inventor： 虞志益 ,  张星星 ,  李毅 ,  熊保玉 ,  韩军 ,  张跃军 ,  张章 ,  程旭 ,  曾晓洋

IPC: G11C7/18 ,  G11C7/00

Abstract: 本发明属于集成电路存储单元设计技术领域，具体为一种多端口寄存器堆存储单元及其布局布线方法。耦合的反相器采用六管结构，读位线和耦合的反相器之间采用NMOS管隔离，以防止读破坏。内部连线和VSS全部采用金属层1（M1），有效的减小了布线层数。通过写字线使用金属层2（M2），读字线使用金属层4（M4）布线，可以有效减少字线之间的耦合电容，并且减弱了由于字线数目增多造成的单元面积增大。VDD采用M2进行水平方向布线，位线使用金属层3（M3）进行垂直方向布线。

公开(公告)号：CN102737710A

公开(公告)日：2012-10-17

申请号：CN201210008426.2

申请日：2012-01-12

Applicant: 复旦大学

Inventor： 程旭 ,  李毅 ,  张星星 ,  熊保玉 ,  韩军 ,  张跃军 ,  张章 ,  虞志益 ,  曾晓洋

IPC: G11C11/413

Abstract: 本发明属于集成电路存储单元技术领域，具体为一种基于自定时的灵敏放大时序控制信号产生电路。该电路由两列可配置的存储单元伪阵列、一个两输入或非逻辑以及延时单元构成。伪存储器阵列的位线预充到高电平，工作时，伪阵列的字线WL信号由低电平翻转为高电平时，两列存储单元伪阵列的位线BL开始放电，位线电压降低，并导致或非门翻转，完成时序控制功能。本发明可以有效地减少存储器在制造过程中因工艺偏差造成的功能失效问题，提高存储器的成品率，提升存储器的读取速度。