-
公开(公告)号：CN113141180A
公开(公告)日：2021-07-20
申请号：CN202011346276.7
申请日：2020-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/099
Abstract: 提供了震荡器及用于重新对准震荡器的方法。一种震荡器包括具有第一端子及第二端子的电感器及在第一端子及第二端子处并联地电耦合至电感器的电容器。第一导电类型的第一晶体管电耦合至第一端子及电压源。第一晶体管包括经配置以接收第一重新对准信号的栅极。当第一重新对准信号处于重新对准状态时，第一晶体管导通，且第一端子的电压自低位准升高至高位准，以便对准震荡器的波形的相位。
-
公开(公告)号：CN112532235A
公开(公告)日：2021-03-19
申请号：CN202010085095.7
申请日：2020-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/085
Abstract: 本文揭示了用于小数重对准的锁相回路电路。回馈除法器基于控制振荡器频率产生回馈除法时钟信号。Δ‑Σ调变器耦合到该回馈除法器，并产生除法比给该回馈除法器。累积相位调节器耦合到该Δ‑Σ调变器，并且(i)判断频率调谐字与除法比之间的差值，以及(ii)产生粗调谐字和细调谐字。数字时间转换器耦合到该累积相位调节器，并且基于参考时钟频率、粗调谐字和细调谐字来产生第一时钟频率。重对准脉冲产生器耦合到该数字时间转换器并且基于第一时钟频率来产生重对准时钟，该第一时钟频率的周期与控制振荡器频率的周期相同。
-
公开(公告)号：CN111123068A
公开(公告)日：2020-05-08
申请号：CN201911044482.X
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露公开一种用于测量受测试装置(DUT)的相位噪声的设备。在一些实施例中，公开一种用于形成多级噪声整形(MASH)式高阶Δ∑时间-数字转换器(TDC)的设备。在一些实施例中，设备包括形成于集成电路(IC)芯片中的多个一阶Δ∑时间-数字转换器，其中一阶Δ∑时间-数字转换器中的每一个以多级噪声整形式配置彼此连接以提供多级噪声整形式高阶Δ∑时间-数字转换器，其中多级噪声整形式高阶Δ∑时间-数字转换器经配置以测量受测试装置(DUT)的相位噪声。
-
Patent Agency Ranking
公开(公告)号：CN109861686A
公开(公告)日：2019-06-07
申请号：CN201810067650.6
申请日：2018-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/099
Abstract: 本发明公开了一种重新校准环形胞元电路。重新校准环形胞元电路包括：单端转差分单元、或门、与门、P型金属氧化物半导体晶体管及N型金属氧化物半导体晶体管。单端转差分单元具有配置用于接收重新校准信号的输入、用于输出第一差分输出的第一输出及用于输出第二差分输出的第二输出。用于输出的第一输出是或门的第一输入。用于输出的第二输出是与门的第一输入。P型金属氧化物半导体晶体管的栅极电连接到或门的输出。N型金属氧化物半导体晶体管的栅极电连接到与门的输出。P型金属氧化物半导体晶体管的漏极与N型金属氧化物半导体晶体管的漏极相互电连接且还电连接到或门的第二输入及与门的第二输入。
-
公开(公告)号：CN102681954B
公开(公告)日：2014-12-17
申请号：CN201110308564.8
申请日：2011-10-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张智贤
IPC: G06F13/38
CPC classification number: G06F13/4072
Abstract: 本发明公开了使用总线倒置以减少同时信号切换，具体公开了一种方法，包括：接收多个第一并行数据；生成多个第一编码数据，其中，多个第一编码数据中的每个与多个第一并行数据中相应的一个相同；以及，将多个第一编码数据同时传输至多个并行总线线路，其中，多个第一编码数据中的每一个分别由多个并行总线线路中相应的一个传输。该方法进一步包括：接收多个第二并行数据；生成多个第二编码数据，其中，多个第二编码数据中的每个与多个第二并行数据中相应的一个反相；以及将多个第二编码数据同时传输至多个并行总线线路，其中，多个第二编码数据中的每一个分别由多个总线线路中相应的一个传输。
-
公开(公告)号：CN102403043B
公开(公告)日：2014-06-18
申请号：CN201110076767.9
申请日：2011-03-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种检测位错误率的电路与系统以及检测抖动容忍度的方法。检测位错误率的电路包含抖动调变电路、多相位时脉产生器以及相位选择区块。检测位错误率的系统包含传送器、接收器、数据比较器以及抖动调变器电路。在检测抖动容忍度的方法中，首先产生具有不同相位差的多个信号。接着，根据由有限状态机所给定的选择信号来从这些信号中选择出调变时脉信号。然后，透过数据闩锁器来传输数据信号，以修正一数据信号来产生一调变数据信号，其中该数据闩锁器是以调变时脉信号来对该数据信号计时。接着，比较调变数据信号和数据信号。
-
公开(公告)号：CN220122878U
公开(公告)日：2023-12-01
申请号：CN202321116211.2
申请日：2023-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H03F3/45
Abstract: 本实用新型提供一种感测放大器，包括：第一对晶体管，具有栅极端子、耦合至第一电源供应端子的源极端子、以及漏极端子，所述栅极端子分别耦合至用于接收第一输入信号的第一输入端子及用于接收第二输入信号的第二输入端子。感测放大器也包括：第二对晶体管，具有耦合至时脉端子的栅极端子、分别耦合至所述第一对晶体管的漏极端子的源极端子、以及漏极端子。感测放大器也包括：第三对晶体管，具有耦合至时脉端子的栅极端子、分别耦合至所述第二对晶体管的漏极端子的漏极端子、以及耦合至第二电源供应端子的源极端子。另外，感测放大器包括输出电路，所述输出电路耦合至所述第二对晶体管的漏极端子且具有输出端子。
-
公开(公告)号：CN219872384U
公开(公告)日：2023-10-20
申请号：CN202320188982.6
申请日：2023-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/323 , G06F30/367 , G06F111/02 , G06F115/02
Abstract: 一种集成电路设计优化的装置及存储集成电路设计指令的装置。在一个实施例中，所述装置包括一或多个处理器，所述一或多个处理器被配置成：接收包括数字子系统及模拟子系统的集成电路的电路设计；合成用于所述数字子系统的第一硬件描述语言网络连线表；基于只有加、减、乘及除运算符号，合成用于所述模拟子系统的第二硬件描述语言网络连线表；以及使用以所述第一硬件描述语言网络连线表及所述第二硬件描述语言网络连线表二者作为输入的单个基于硬件描述语言的仿真软件来获得所述集成电路的所述电路设计的行为。
-
-
-
-
-
-
-
Search Results
48
records
(took 0.032 seconds)
