-
公开(公告)号:CN118098334A
公开(公告)日:2024-05-28
申请号:CN202410505070.6
申请日:2024-04-25
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G11C29/56
Abstract: 本发明属于集成电路领域,公开了一种RRAM的故障测试方法,对所有常规存储器的故障模型以及RRAM特有故障模型的故障原语进行分析,得到能够检测故障模型的测试序列;使用得到的测试序列在March‑C‑,March C*‑1T1R等算法基础上推导出能覆盖大部分常规存储器故障以及RRAM特有故障的March‑RAWR算法;以March‑RAWR算法为核心,构建一个适用于RRAM存储器的内建自测试MBIST电路;对RRAM存储器注入故障,并运行MBIST电路进行故障测试,记录故障单元地址。该方法提出的March RAWR算法故障覆盖率高达89.92%。该方法搭建的内建自测试电路结构简单,额外占用面积小。
-
公开(公告)号:CN117828956B
公开(公告)日:2024-05-28
申请号:CN202410246785.4
申请日:2024-03-05
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G06F30/23 , G06F30/10 , G06F30/27 , G06F17/18 , G06F119/02 , G06F119/14
Abstract: 本发明公开了一种基于晶体塑性有限元模型的封装跌落可靠性预测方法,包括观察扫描电子显微镜下的微凸点细观结构,建立包含不同取向晶粒的晶体塑性有限元模型;调整微凸点尺寸、微凸点个数及排布方式,构建封装结构的有限元模型;对封装结构的有限元模型进行参数设置;针对最大应力应变位置的微凸点,采用均匀化方法得出微凸点的最大应力和应变;使用仿真软件,输入不同组载荷条件,输出对应的微凸点最大应力仿真云图,得到不同组焊点最大应力应变曲线;利用样本数据集对神经网络进行训练和测试,获得应力预测模型。本发明能够通过微观力学精准的拟出封装模型,并通过机器学习算法大大增加封装仿真计算速度。
-
公开(公告)号:CN117614432B
公开(公告)日:2024-05-28
申请号:CN202311428545.8
申请日:2023-10-30
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K17/687 , H01L21/336 , H01L29/78
Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法,该系统包括体硅LDMOS,包括栅极金属及背栅金属;动态背栅控制电路,其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器;负电压转换器包括负电压输出端和零电压输出端;负电压输出端连接电平转换器的第一输入端,零电压输出端连接电平转换器的第二输入端并接地;电平转换器的第一输出端连接栅极金属,其第二输出端连接背栅金属。本发明具有独立的背栅电极,通过在衍生的背栅电极上施加偏置,诱导界面电荷,调制外延层的电场分布,增加体内漏电端的电场,使其提高击穿电压,又因其漂移区采用重掺杂而具有低的比导通电阻,改进了两者之间的折中关系。
-
公开(公告)号:CN118012220A
公开(公告)日:2024-05-10
申请号:CN202410411938.6
申请日:2024-04-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05F3/26
Abstract: 本发明涉及一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路,基于电流提供电路(1)提供驱动电流,由第一镜像电流源控制开关电路(4)、第二镜像电流源控制开关电路(5)分别检测待测试SiC MOSFET U1的源极的电压,并控制相应第一旁路电流产生电路(2)、第二旁路电流产生电路(3)分别工作,进而对待测试SiC MOSFET U1实现驱动;设计方案在开通和关断过程中设计切入栅极驱动电路的旁路威尔逊电流镜,用于加快开关过程中的栅源电压(#imgabs0#)变化速度,从而在不影响漏源电压(#imgabs1#)、漏极电流(#imgabs2#)过冲的情况下加快开关速度,从而达到减小开关损耗的目的。
-
公开(公告)号:CN117783220A
公开(公告)日:2024-03-29
申请号:CN202311770190.0
申请日:2023-12-21
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种气体传感器及其加工方法,属于气体传感器技术领域,加工方法包括:在硅衬底上依次形成氧化层、氮化物层、加热电极和绝缘层;去除第一预设区域内的氮化物层和绝缘层,由剩余的氮化物层分别形成氮化物岛层和氮化物支撑层,由剩余的绝缘层分别形成绝缘岛层和绝缘支撑层,由氮化物岛层、加热电极和绝缘岛层形成岛部加热组件,并利用连接件连接岛部加热组件和绝缘支撑层;去除第二预设区域内的硅衬底和氧化层,由第二预设区域形成隔热槽;在绝缘岛层上形成具有片上去除湿度干扰结构的敏感电极。本发明提供的气体传感器加工方法,加工工艺简单,加工而成的气体传感器具有片上去除湿度干扰结构,灵敏度高、使用寿命长。
-
公开(公告)号:CN117766566A
公开(公告)日:2024-03-26
申请号:CN202410054910.1
申请日:2024-01-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/16 , H01L29/417 , H01L29/423 , H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明公开了集成高K介质三沟槽型碳化硅纵向功率器件及制备方法,包括半导体漏区、半导体漂移区、以及由高K介质深槽区、栅极沟槽区和源极沟槽区形成的三沟槽结构;栅极沟槽区位于高K介质深槽区内部;源极沟槽区包含P型屏蔽区和P型重掺杂块;高K介质深槽区和源极沟槽区之间区域从上至下包含半导体源区、P型阱区和电流扩散层。本发明在开态时,高K介质深槽区能提高栅极氧化物电容,降低阈值电压,并且能提高漂移区掺杂浓度,从而使比导通电阻降低;电流扩散层减轻漂移区JFET效应;在关态时,高K介质深槽区调制漂移区电场,提高击穿电压;源极沟槽区平衡漂移区顶部电场分布,使栅极沟槽拐角处不易击穿,提高栅氧稳定性。
-
公开(公告)号:CN116761479A
公开(公告)日:2023-09-15
申请号:CN202310758962.2
申请日:2023-06-26
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种具有垂直栅槽结构的纵向共聚物有机器件的制备方法,包括步骤1、清洗衬底;步骤2、蒸镀漏极;步骤3、旋涂有机半导体层:将共聚物旋涂在衬底及漏极顶部,从而形成有机半导体层;共聚物的旋涂厚度等于有机半导体层长度,且为40~200nm;通过控制共聚物的旋涂浓度和旋涂速度,控制有机半导体层长度;步骤4、刻蚀柱形槽;步骤5、制作栅介质层;步骤6、在栅介质层的顶部中心刻蚀一个同轴的顶部凹槽;步骤7、蒸镀栅极;步骤8、在栅介质层外周的隔离层顶面蒸镀源极。本发明的沟道长度垂直布设,无需借助高精度光刻机仅通过控制有机半导体溶液浓度、旋涂仪加速度和转速等就能实现对器件沟道长度的控制,制造出nm级别沟道。
-
公开(公告)号:CN116490005A
公开(公告)日:2023-07-25
申请号:CN202310440025.2
申请日:2023-04-23
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种具有高栅控性能的共聚物有机场效应晶体管及制备方法,包括源极金属电极、漏极金属电极、以及从下至上依次布设的衬底、有机半导体层、栅极绝缘层和栅极金属电极;源漏极金属电极均呈梳齿状,每个漏极金属齿均与对应梳状齿槽的内壁面均有宽度均为d的梳齿状沟道槽;梳齿状沟道槽内通过填充有机共轭聚合物,从而形成有机半导体层;栅极金属电极位于梳齿状沟道槽正上方的栅极绝缘层顶部,且与梳齿状沟道槽的形状尺寸相同。本发明通过常温PECVD方法生长栅极绝缘层,能避免有机物加热后易氧化分解而失效的问题。另外,本发明能增大导电沟道的长宽比,提高栅控效应,在低栅压时就可获得相对大的导通电流。
-
公开(公告)号:CN116347959A
公开(公告)日:2023-06-27
申请号:CN202310369625.4
申请日:2023-04-10
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明提供了一种共聚物有机场效应晶体管通孔方法,通过采用阻挡层与刻蚀技术,可以有效的避免显影液以及光刻胶清洗液污染损坏半导体层以及介质层,同时将刻蚀技术引入有机场效应晶体管,解决了有机场效应晶体管长期以来无法实现通孔技术的难题,简便了器件的测试过程,使得有机半导体能够更好的实现集成化。
-
公开(公告)号:CN115966596B
公开(公告)日:2023-06-16
申请号:CN202310234418.8
申请日:2023-03-13
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区;有源区包括半导体漏区、半导体漂移区和半导体阱区,半导体阱区包含半导体源区和半导体体接触区;在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽,分离槽和栅极凹槽底部及四周填充高介电常数介质材料,随后使用二氧化硅将分离槽填满,分离槽及栅极凹槽的刻蚀、淀积均可同时进行;分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积,有效提高漂移区掺杂浓度;使用高介电常数介质材料制备的槽型栅MIS电容增大,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。
-
-
-
-
-
-
-
-
-