一种RRAM的故障测试方法
    41.
    发明公开

    公开(公告)号:CN118098334A

    公开(公告)日:2024-05-28

    申请号:CN202410505070.6

    申请日:2024-04-25

    Abstract: 本发明属于集成电路领域,公开了一种RRAM的故障测试方法,对所有常规存储器的故障模型以及RRAM特有故障模型的故障原语进行分析,得到能够检测故障模型的测试序列;使用得到的测试序列在March‑C‑,March C*‑1T1R等算法基础上推导出能覆盖大部分常规存储器故障以及RRAM特有故障的March‑RAWR算法;以March‑RAWR算法为核心,构建一个适用于RRAM存储器的内建自测试MBIST电路;对RRAM存储器注入故障,并运行MBIST电路进行故障测试,记录故障单元地址。该方法提出的March RAWR算法故障覆盖率高达89.92%。该方法搭建的内建自测试电路结构简单,额外占用面积小。

    提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法

    公开(公告)号:CN117614432B

    公开(公告)日:2024-05-28

    申请号:CN202311428545.8

    申请日:2023-10-30

    Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法,该系统包括体硅LDMOS,包括栅极金属及背栅金属;动态背栅控制电路,其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器;负电压转换器包括负电压输出端和零电压输出端;负电压输出端连接电平转换器的第一输入端,零电压输出端连接电平转换器的第二输入端并接地;电平转换器的第一输出端连接栅极金属,其第二输出端连接背栅金属。本发明具有独立的背栅电极,通过在衍生的背栅电极上施加偏置,诱导界面电荷,调制外延层的电场分布,增加体内漏电端的电场,使其提高击穿电压,又因其漂移区采用重掺杂而具有低的比导通电阻,改进了两者之间的折中关系。

    一种气体传感器及其加工方法
    45.
    发明公开

    公开(公告)号:CN117783220A

    公开(公告)日:2024-03-29

    申请号:CN202311770190.0

    申请日:2023-12-21

    Abstract: 本发明公开了一种气体传感器及其加工方法,属于气体传感器技术领域,加工方法包括:在硅衬底上依次形成氧化层、氮化物层、加热电极和绝缘层;去除第一预设区域内的氮化物层和绝缘层,由剩余的氮化物层分别形成氮化物岛层和氮化物支撑层,由剩余的绝缘层分别形成绝缘岛层和绝缘支撑层,由氮化物岛层、加热电极和绝缘岛层形成岛部加热组件,并利用连接件连接岛部加热组件和绝缘支撑层;去除第二预设区域内的硅衬底和氧化层,由第二预设区域形成隔热槽;在绝缘岛层上形成具有片上去除湿度干扰结构的敏感电极。本发明提供的气体传感器加工方法,加工工艺简单,加工而成的气体传感器具有片上去除湿度干扰结构,灵敏度高、使用寿命长。

    一种具有垂直栅槽结构的纵向共聚物有机器件的制备方法

    公开(公告)号:CN116761479A

    公开(公告)日:2023-09-15

    申请号:CN202310758962.2

    申请日:2023-06-26

    Abstract: 本发明公开了一种具有垂直栅槽结构的纵向共聚物有机器件的制备方法,包括步骤1、清洗衬底;步骤2、蒸镀漏极;步骤3、旋涂有机半导体层:将共聚物旋涂在衬底及漏极顶部,从而形成有机半导体层;共聚物的旋涂厚度等于有机半导体层长度,且为40~200nm;通过控制共聚物的旋涂浓度和旋涂速度,控制有机半导体层长度;步骤4、刻蚀柱形槽;步骤5、制作栅介质层;步骤6、在栅介质层的顶部中心刻蚀一个同轴的顶部凹槽;步骤7、蒸镀栅极;步骤8、在栅介质层外周的隔离层顶面蒸镀源极。本发明的沟道长度垂直布设,无需借助高精度光刻机仅通过控制有机半导体溶液浓度、旋涂仪加速度和转速等就能实现对器件沟道长度的控制,制造出nm级别沟道。

    一种分离槽横向双扩散功率器件及其制造方法

    公开(公告)号:CN115966596B

    公开(公告)日:2023-06-16

    申请号:CN202310234418.8

    申请日:2023-03-13

    Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区;有源区包括半导体漏区、半导体漂移区和半导体阱区,半导体阱区包含半导体源区和半导体体接触区;在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽,分离槽和栅极凹槽底部及四周填充高介电常数介质材料,随后使用二氧化硅将分离槽填满,分离槽及栅极凹槽的刻蚀、淀积均可同时进行;分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积,有效提高漂移区掺杂浓度;使用高介电常数介质材料制备的槽型栅MIS电容增大,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。

Patent Agency Ranking