-
公开(公告)号：CN102386929B
公开(公告)日：2013-11-13
申请号：CN201110283531.2
申请日：2011-09-22
Applicant: 北京大学
Abstract: 本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字减法器和反馈DAC。本发明在提高精度的同时，不仅降低了对组件非理想性的敏感，而且大大增加了输入信号水平。
-
公开(公告)号：CN102222891B
公开(公告)日：2013-10-16
申请号：CN201110166467.X
申请日：2011-06-20
Applicant: 北京大学
IPC: H01L23/60
Abstract: 本发明公开了一种利用电流镜的电源钳位ESD保护电路，涉及集成电路芯片静电放电保护技术领域，包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)和钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过在电源钳位ESD保护电路中引入电流镜结构，使得电容-电阻模块中的电容等效增大数倍，并延长了钳位晶体管的开启时间，提高了ESD保护的可靠性，另外，电路结构运用新型反相器替代传统反相器也延长了钳位晶体管的开启时间，以满足集成电路泄放静电电荷时的需求，确保了钳位晶体管在ESD保护期间泄放能力稳定在一个很高的水平。
-
-
公开(公告)号：CN102841300A
公开(公告)日：2012-12-26
申请号：CN201210342022.7
申请日：2012-09-14
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种测试MOS器件温度特性的结构及方法，所述结构包括：一个自带加热结构的待测试MOS器件和一个PN结，所述加热结构为围绕在MOS器件和PN结周围，且在一侧有开口的框型电阻结构。通过利用加热结构快速升温的特点，对MOS器件的局部进行加热，使得升温效果显著加快；只在进行一次温度校准后，通过改变施加在加热结构两端的电流或者电压，使得MOS器件的温度特性的测试一次性就能够完成，提高了温度特性测试的效率。
-
公开(公告)号：CN102169869B
公开(公告)日：2012-10-10
申请号：CN201110034388.3
申请日：2011-02-01
Applicant: 北京大学
IPC: H01L23/544 , H01L29/78 , G01R31/26
Abstract: 本发明公开了一种用于检测MOS器件晶向相关性的可靠性测试结构及方法，该结构包括：两个MOS器件，所述两个MOS器件的源极、漏极分别连接，形成两个器件共同的源极和共同的漏极，所述两个MOS器件具有不同的晶向，且沟道宽度为W、沟道长度为L，W、L的值由两个MOS器件的栅极分别与共同的源漏区域的相对位置决定。本发明节省了可靠性测试结构的面积、缩短了可靠性测试的时间，并提高了可靠性测试的效率。
-
Patent Agency Ranking
公开(公告)号：CN102522386A
公开(公告)日：2012-06-27
申请号：CN201110397002.5
申请日：2011-12-02
Applicant: 北京大学
IPC: H01L23/544 , G01R31/26
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法，涉及MOS器件质量、可靠性测试技术领域，所述测试结构包括n型MOSFET及对应的p型栅氧化层电容，或者p型MOSFET及对应的n型栅氧化层电容；所述n型MOSFET与其对应的p型栅氧化层电容，以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试，且缩短了测量时间、提高了测试效率，降低了测试成本。
-
公开(公告)号：CN102520331A
公开(公告)日：2012-06-27
申请号：CN201110397005.9
申请日：2011-12-02
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法，涉及高压半导体器件可靠性技术领域，该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构，节省了测试成本，且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息，且不对STI型LDMOS器件造成损伤。
-
公开(公告)号：CN102420614A
公开(公告)日：2012-04-18
申请号：CN201110374004.2
申请日：2011-11-22
Applicant: 北京大学
IPC: H03M3/02
Abstract: 本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。
-
公开(公告)号：CN102420585A
公开(公告)日：2012-04-18
申请号：CN201110372108.X
申请日：2011-11-21
Applicant: 北京大学
Abstract: 本发明公开了一种双边沿脉冲D触发器，包括源极与电源连接的预充MOS管、源极接地并且栅极接脉冲控制信号的脉冲控制MOS管、以及连接于所述预充MOS管的漏极和所述脉冲控制MOS管的漏极之间并具有求值输入端或输出端的求值MOS管，所述预充MOS管的栅极接所述脉冲控制信号。本发明在整个触发器求值的过程中，无论输出值是否需要翻转，电路都不会形成电源到地的通路，降低了电路的功耗；同时，由于求值时预充管关断，使得节点电平更快地放电，可以使电路的工作速度加快。
-
公开(公告)号：CN102255304A
公开(公告)日：2011-11-23
申请号：CN201110201952.6
申请日：2011-07-19
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步包括：电容电阻耦合结构，由串联在所述电源管脚VDD及接地管脚VSS之间的电容及电阻构成，用于检测并输出所述电源管脚VDD或接地管脚VSS上的静电放电电压；D锁存器结构，连接于所述电容与电阻的连接点与所述箝位晶体管的栅极之间，用于将所述电容电阻耦合结构输出的电压传送至所述箝位器件。本发明的ESD电源箝位电路版图面积小且能够有效防止误触发现象的发生。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.028 seconds)
