公开(公告)号：CN114239444A

公开(公告)日：2022-03-25

申请号：CN202111570389.X

申请日：2021-12-21

Applicant: 东南大学

Inventor： 田茜 ,  余显宗 ,  蔡意超 ,  时龙兴 ,  宋慧滨 ,  闫浩

IPC: G06F30/327 ,  G06F30/3312 ,  G06F115/02

Abstract: 本发明提出一种基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均‑最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。

公开(公告)号：CN112257361A

公开(公告)日：2021-01-22

申请号：CN202011142257.2

申请日：2020-10-22

Applicant: 东南大学

Inventor： 闫浩 ,  王梓齐 ,  付文杰 ,  金蕾蕾 ,  宋慧滨

IPC: G06F30/3308

Abstract: 本发明公开并保护了一种基于二次拟合模型的标准单元库构建方法，在标准单元延迟模型中引入工艺波动随机变量，通过统计静态时序分析量化工艺波动对延迟的影响，进而通过二次迭代方法对单元延迟进行建模，构建标准单元统计库。在单元层中，本发明首先设置多个工作条件场景，将在不同工作条件下SPICE仿真获得的单元延迟作为训练数据，对电路单元的延迟分布进行建模，并通过二次非线性回归建立单元延迟关于工作条件的二次模型；将工艺参数波动视为遵循高斯分布的随机变量，通过二次拟合方法形成单元延迟模型，应用多元牛顿迭代法来拟合延迟模型系数关于工作条件的多元函数；对SMIC28nm工艺下的不同的标准单元重复上述流程，构建标准单元统计库。

公开(公告)号：CN111968168A

公开(公告)日：2020-11-20

申请号：CN202010776723.6

申请日：2020-08-05

Applicant: 东南大学

Inventor： 齐志 ,  邢佳斌 ,  董纪莹 ,  刘昊 ,  时龙兴 ,  宋慧滨

IPC: G06T7/55 ,  G06N3/04

Abstract: 本发明公开了一种多分支可调节瓶颈卷积模块(MAB)以及端对端的立体匹配网络，用于估计左右图像的视差。通过调节MAB模块中多分支的尺度系数、各分支空洞卷积的扩张率，来调整卷积捕获信息的通道数以及感受野，进而权衡节省计算量、数据访存量的收益与卷积结果的信息量。该MAB模块可作为轻量级的特征提取模块，广泛使用在深度学习网络中。基于MAB模块以及其3D拓展构造轻量级端对端立体匹配神经网络，与之前的立体匹配神经网络相比，模型参数量和操作次数大大降低，但在SceneFlow和KITTI数据集上测试，精度达到SOTA水准。因此，它更容易部署到嵌入式平台、可穿戴设备等资源受限的系统上。

公开(公告)号：CN111581909A

公开(公告)日：2020-08-25

申请号：CN202010293923.6

申请日：2020-04-15

Applicant: 东南大学

Inventor： 田茜 ,  庞亮 ,  姚梦云 ,  时龙兴 ,  宋慧滨

IPC: G06F30/398 ,  G06F17/18 ,  G06F119/02

Abstract: 本发明公开了一种基于改进的自适应重要性采样的存储器电路良率评估方法，该方法可以快速精准地评估SRAM单元静态指标和动态指标的失效率。该方法包括：提取代工厂提供的PDK中MOS管的相关工艺参数，通过超球面采样采N个失效点；利用该N个失效点构造N个联合正态分布，并建立相应的混合正态分布作为扭曲的采样函数；在每次迭代中，从前一次的N个联合正态分布产生N个样本点；计算失效率的无偏估计和样本的权重值；归一化样本的权重值，并根据权重值重新进行采样，用重采样的值更新位置参数；完成一轮迭代后，判断是否进行了方差修正，如果没有，利用EM算法更新协方差矩阵，再重新开始迭代；直到相对偏差小于0.1；否则结束算法，输出最终结果。

公开(公告)号：CN106067822B

公开(公告)日：2020-02-18

申请号：CN201610394755.3

申请日：2016-06-06

Applicant: 东南大学

Inventor： 孙伟锋 ,  薛尚嵘 ,  李杰 ,  宋慧滨 ,  祝靖 ,  陆生礼 ,  时龙兴

IPC: H03M1/34

Abstract: 一种高速高精度的CMOS锁存比较器，包括前置放大级、锁存比较级和推挽输出级，前置放大级将输入信号放大后输出给锁存比较级进行比较后输出给推挽输出级，将锁存比较级的输出转换为逻辑信号输出。前置放大级采用有源电流镜为负载的差动对电路结构，锁存比较级采用差分输入电路结构，推挽输出级是输出缓冲区，将锁存比较级的输出转换为逻辑信号输出。

公开(公告)号：CN109004830A

公开(公告)日：2018-12-14

申请号：CN201810743734.7

申请日：2018-07-09

Applicant: 东南大学

Inventor： 钱钦松 ,  谢明枫 ,  宋慧滨 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H02M3/158 ,  H02M3/335

Abstract: 一种基于遗传算法的效率优化电源控制方法，基于包括前级Buck-Boost电路、后级定频LLC调压电路、采样电路、采样放大隔离电路以及以微控制器为控制核心的控制电路构成的控制系统。采样得到系统调节过程中有关效率的评价因素，包括后级输出电压Vo和输出电流Io，前级输入电压Vin和输入电流Iin。遗传算法模块根据评估利用不同计算参数k计算出的控制参数对效率的影响，最终迭代得到最适应于该系统的的计算参数k，使得系统的工作效率达到最优。当系统负载发生变化时系统使用查找表(LUT)记录负载和输出电压对应的LLC拓扑电路中，上下管的开关死区时间。这样在负载切换时，便可以直接查找并读取对应的死区时间。

公开(公告)号：CN105702720B

公开(公告)日：2018-07-20

申请号：CN201610061042.5

申请日：2016-01-28

Applicant: 东南大学

Inventor： 祝靖 ,  周锦程 ,  杨卓 ,  孙伟锋 ,  宋慧滨 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种绝缘栅双极型晶体管结构，包括集电极金属、P型集电区、N型基极区，N型基极区表面有N型载流子存储层及沟槽柵，沟槽柵将N型载流子存储层分割成条状，条状N型载流子存储层表面存在均匀分布的块状P型体区，块状载流子存储层上设有与第一类型柵氧化层连接的第二类型柵氧化层，第二类型柵氧化层上设有与第一多晶硅柵连接的第二多晶硅柵，块状P型体区表面存在P型源区、N型源区，并与发射极金属连接，其特征在于，块状载流子存储层表面设有与块状P型体区连接的轻掺杂浅P阱，在器件导通时，栅极加正栅压，轻掺杂浅P阱被完全耗尽，实现注入效率增强效应，使器件具有较小的导通压降；在器件关断时，轻掺杂浅P阱不被完全耗尽，形成导电沟道，加快器件关断速度。

公开(公告)号：CN106505101A

公开(公告)日：2017-03-15

申请号：CN201610911892.X

申请日：2016-10-19

Applicant: 东南大学

Inventor： 祝靖 ,  卞方娟 ,  杨卓 ,  吴汪然 ,  宋慧滨 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/0603 ,  H01L29/0615 ,  H01L29/0626 ,  H01L29/7393 ,  H01L29/7436

Abstract: 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件，包括：P型衬底，P型衬底上设埋氧，再设N型外延层且被隔离氧化层分隔成第一、二、三N型外延层，第三N型外延层上部设第二P型体区与N型缓冲层，第二P型体区内设N型发射极与叉指型第二重掺杂P区，第二P型体区上设栅氧化层、多晶硅栅极，N型缓冲层内设P型集电极且作为器件的阳极，上方设阳极金属层；第二N型外延层上部至少设2个第一P型体区并在其中分别设N型MOS管；第一N型外延层上部至少设2个串联的二极管且相邻二极管间设隔离氧化层；N型发射极与所有N型漏极连接，第二重掺杂P区与串联二极管的阳极连接，N型源极、第一重掺杂P区及串联二极管的阴极连接作为器件的阴极。

公开(公告)号：CN106067822A

公开(公告)日：2016-11-02

申请号：CN201610394755.3

申请日：2016-06-06

Applicant: 东南大学

Inventor： 孙伟锋 ,  薛尚嵘 ,  李杰 ,  宋慧滨 ,  祝靖 ,  陆生礼 ,  时龙兴

IPC: H03M1/34

Abstract: 一种高速高精度的CMOS锁存比较器，包括前置放大级、锁存比较级和推挽输出级，前置放大级将输入信号放大后输出给锁存比较级进行比较后输出给推挽输出级，将锁存比较级的输出转换为逻辑信号输出。前置放大级采用有源电流镜为负载的差动对电路结构，锁存比较级采用差分输入电路结构，推挽输出级是输出缓冲区，将锁存比较级的输出转换为逻辑信号输出。

公开(公告)号：CN103269321B

公开(公告)日：2016-03-23

申请号：CN201310141658.X

申请日：2013-04-22

Applicant: 东南大学

Inventor： 张萌 ,  蔡琰 ,  潘旭 ,  章玮 ,  贺秋荣 ,  宋慧滨

IPC: H04L25/02

Abstract: 本发明公开了一种单载波频域均衡系统中基于独特字的信道估计方法，包括帧结构设计、噪声方差估计和信道频率响应估计三部分；在帧结构设计时，将一个以上数据块组成一个长帧，在每个长帧中插入一段由若干UW构成的UW序列；在信道估计时，首先利用LS算法求出每个子信道的频率响应，通过IDFT/FFT回到时域，根据超出循环前缀长度的信道脉冲响应值，估计出噪声方差，然后对信道脉冲响应进行降噪处理，最后经过DFT/FFT变换到频域，估计出信道频率响应。本发明提供的单载波频域均衡系统中基于独特字的信道估计方法，针对慢衰落信道的特点，对传统的SC-FDE帧结构进行改进，并在此基础上对基于DFT的信道估计算法进行改进，同时估计出信道的频率响应和噪声方差，提高算法的性能。