-
公开(公告)号：CN110399093A
公开(公告)日：2019-11-01
申请号：CN201910327392.5
申请日：2019-04-23
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 本公开提供了一种包括非易失性存储器件和控制器的存储设备。该存储设备包括：包括存储块的非易失性存储器件，每个存储块包括存储单元；以及从外部主机设备接收第一写入请求的控制器。根据所述第一写入请求，该控制器将第一清除命令发送到该非易失性存储器件，并将与所述第一写入请求相关联的第一写入数据和第一写入命令发送到该非易失性存储器件。该非易失性存储器件被配置为响应于第一清除命令，清除先前写入到存储块中的第一存储块的第一存储单元的第一数据。所述非易失性存储器件还被配置为响应于所述第一写入命令，将所述第一写入数据写入到所述第一存储块的第二存储单元。
-
公开(公告)号：CN110047548A
公开(公告)日：2019-07-23
申请号：CN201811590759.4
申请日：2018-12-20
Applicant: 三星电子株式会社
Abstract: 公开一种非易失性存储器装置及在其中执行擦除操作的方法。将擦除电压施加到选择的串组的沟道以仅擦除选择的串组。通过对单元串进行分组来减少擦除操作的单位容量，以减少用于存储元数据的备用块的大小和数量，从而减小非易失性存储器装置的大小。通过控制擦除一些单元串而不擦除其他单元串来延长非易失性存储器装置的寿命。在一些实施例中，用于擦除的单元串的控制包括允许一些控制线浮置。在一些实施例中，具有不同的阈值和适当施加的电压的地选择晶体管用于控制特定单元串的擦除。在一些实施例中，字线偏置被不同地施加到特定单元串的部分，以仅擦除特定单元串的部分。
-
公开(公告)号：CN109841241A
公开(公告)日：2019-06-04
申请号：CN201811415432.3
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4067
Abstract: 一种非易失性存储装置，包括：第一半导体层，其包括字线、位线、彼此相邻的第一上基板和第二上基板、以及存储单元阵列，其中存储单元阵列包括在第一上基板上的第一垂直结构和在第二上基板上的第二垂直结构；以及在第一半导体层下方的第二半导体层，其中第二半导体层包括下基板，该下基板包括行解码器电路和页缓冲器电路，其中第一垂直结构包括第一通路区域，第一通孔通路提供在第一通路区域中，其中第一通孔通路穿过第一垂直结构并连接第一位线和第一页缓冲器电路，并且第二垂直结构包括第一部分块，其中第一部分块重叠第一通路区域。
-
公开(公告)号：CN112309448B
公开(公告)日：2025-04-29
申请号：CN202010336703.7
申请日：2020-04-24
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括：板，包括多个字线、多个位线、以及与多个字线中的第一字线和多个位线中的第一位线连接的存储单元；行解码器，被配置为在与存储单元相关联的存取操作中，将字线中的与第一字线邻近的至少一个字线偏置，并且将多个字线中的与第一字线不邻近的其余非邻近字线浮置；以及列解码器，被配置为在存取操作中，将位线中的与第一位线邻近的至少一个位线偏置，并且将多个位线中的与第一位线不邻近的其余非邻近位线浮置。
-
公开(公告)号：CN119473947A
公开(公告)日：2025-02-18
申请号：CN202411042088.3
申请日：2024-07-31
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置、存储器装置的操作方法、以及存储器系统。该存储器装置包括存储器单元阵列；页缓冲器，其包括对应于页的多个存储器单元的缓冲器单元；控制逻辑，其被配置为控制第一读取操作，使得针对第一页的基于正常读取电平的第一硬判决数据和基于偏移电平的第一软判决数据存储在页缓冲器中。控制逻辑被配置为响应于请求从存储器控制器读取第二页的第一命令而在已经开始针对第二页的第二读取操作之后，执行将第一硬判决数据输出到存储器控制器的控制操作，并且在响应于来自存储器控制器的第二命令而执行第二读操作的同时，将第一软判决数据输出到存储器控制器。
-
Patent Agency Ranking
公开(公告)号：CN119274604A
公开(公告)日：2025-01-07
申请号：CN202410191954.9
申请日：2024-02-21
Applicant: 三星电子株式会社
Abstract: 公开了操作存储装置的方法和存储装置，存储装置包括存储控制器和非易失性存储器装置。所述方法包括：通过存储控制器向非易失性存储器装置提供指示目标存储器块的字线选择操作的第一请求；通过非易失性存储器装置基于第一请求获得目标存储器块的多条字线的分布信息；通过非易失性存储器装置基于分布信息确定所述多条字线之中的劣化字线；以及通过非易失性存储器装置向存储控制器提供指示劣化字线的字线信息。
-
公开(公告)号：CN110491433B
公开(公告)日：2024-11-12
申请号：CN201910230420.1
申请日：2019-03-26
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器和操作非易失性存储器装置的方法。该非易失性存储器装置包括多个单元串，并且每个单元串包括多个多层单元。将选择的字线的电压电平按次序改变为按次序具有多个读电压，以确定所述多个多层单元的阈值电压状态。与选择的字线的电压改变时间点同步地按次序改变邻近于选择的字线的邻近字线的电压。通过使选择的字线的电压改变与邻近字线的电压改变这二者在同一方向上同步，选择的字线的负载减小，并且非易失性存储器装置的操作速度增加。
-
公开(公告)号：CN118522333A
公开(公告)日：2024-08-20
申请号：CN202410177406.0
申请日：2024-02-08
Applicant: 三星电子株式会社
IPC: G11C16/34 , G11C16/08 , G11C16/14 , G11C16/26 , G11C16/24 , G11C7/10 , G11C7/22 , G11C7/12 , G11C8/06 , G11C8/08
Abstract: 存储器装置包括其中布置有多个存储器单元的单元区域以及外围电路区域，通过多条字线连接到多个存储器单元的行解码器、通过多条位线连接到多个存储器单元的多个页缓冲器、以及控制行解码器和多个页缓冲器的控制逻辑布置在外围电路区域中。行解码器将具有不同电平的多个读电压依次输入到多条字线之中的选择的字线。多个页缓冲器中的每一个包括连接到多条位线之一的感测节点。在多个读电压中的每一个被输入到选择的字线的同时不同地减小多个页缓冲器的一部分页缓冲器中包括的感测节点的电压。
-
公开(公告)号：CN110554836B
公开(公告)日：2024-03-22
申请号：CN201910047497.5
申请日：2019-01-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括：由第一串选择线和第一字线限定的第一子块；由不同于第一串选择线的第二串选择线和不同于第一字线的第二字线限定的第二子块；由第一串选择线和第二字线限定的第一空块；由第二串选择线和第一字线限定的第二空块。在第一子块中编程第一数据，在第二子块中编程第二数据，并且不在第一空块和第二空块中编程数据。
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.037 seconds)
