-
公开(公告)号：CN107039507A
公开(公告)日：2017-08-11
申请号：CN201611034830.1
申请日：2016-11-18
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
CPC classification number: H01L27/1104 , H01L21/823431 , H01L23/485 , H01L23/5283 , H01L27/0886 , H01L29/0847 , H01L29/161 , H01L29/41791 , H01L29/456 , H01L29/66545 , H01L29/7848 , H01L29/78 , H01L29/41725 , H01L29/42316
Abstract: 一种半导体器件可以包括第一有源鳍、多个第二有源鳍、第一源/漏极层结构以及第二源/漏极层结构。第一有源鳍可以在基板的第一区域上。第二有源鳍可以在基板的第二区域上。第一栅结构和第二栅结构可以分别在第一有源鳍和第二有源鳍上。第一源/漏极层结构可以在第一有源鳍的与第一栅结构相邻的部分上。第二源/漏极层结构可以共同地接触第二有源鳍的邻近于第二栅结构的上表面，第二源/漏极层结构的顶表面可以比第一源/漏极层状结构的顶表面到基板的表面更远离基板的表面。
-
公开(公告)号：CN118866950A
公开(公告)日：2024-10-29
申请号：CN202410457452.6
申请日：2024-04-16
Applicant: 三星电子株式会社
IPC: H01L29/732 , H01L27/082
Abstract: 提供了一种半导体器件。所述半导体器件包括：衬底，所述衬底具有第一导电类型；阱区，所述阱区在所述衬底中具有第二导电类型；杂质注入区，所述杂质注入区在所述阱区中具有所述第一导电类型；元件分离图案，所述元件分离图案位于所述衬底中；第一鳍状图案，所述第一鳍状图案在所述杂质注入区中由所述元件分离图案限定；第二鳍状图案，所述第二鳍状图案在所述阱区中由所述元件分离图案限定；以及第三鳍状图案，所述第三鳍状图案在所述衬底中由所述元件分离图案限定，其中，所述第一鳍状图案是单个鳍状图案，并且所述杂质注入区的整个下边界与所述阱区接触。
-
公开(公告)号：CN110504320B
公开(公告)日：2024-10-29
申请号：CN201910405404.1
申请日：2019-05-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 提供了VFET器件。一种VFET器件包括基板，该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外，该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。
-
公开(公告)号：CN118825025A
公开(公告)日：2024-10-22
申请号：CN202410072022.2
申请日：2024-01-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/08 , H01L29/06 , H01L21/8238
Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案；源极/漏极图案，所述源极/漏极图案连接到所述多个半导体图案；栅电极，所述栅电极位于所述多个半导体图案上；和阻挡层，所述阻挡层位于所述源极/漏极图案和所述有源图案之间，其中，所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面，所述阻挡层包括硅锗(SiGe)，并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。
-
公开(公告)号：CN118693093A
公开(公告)日：2024-09-24
申请号：CN202410329494.1
申请日：2024-03-21
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出并且在第一水平方向上延伸；多个纳米片，设置在鳍型有源区上并且在垂直方向上彼此分开；栅极线，在第二水平方向上延伸并围绕鳍型有源区上的所述多个纳米片，并且包括在所述多个纳米片之间的各个次栅极部分和在所述多个纳米片的最上面的层上方的主栅极部分；源极/漏极区，设置在鳍型有源区上，与栅极线相邻，并且连接到所述多个纳米片；以及多个内间隔物，插置在栅极线和源极/漏极区之间。面对次栅极部分的第一内间隔物的形状不同于面对主栅极部分的第二内间隔物的形状。
-
Patent Agency Ranking
公开(公告)号：CN113571581B
公开(公告)日：2024-04-26
申请号：CN202110106943.2
申请日：2021-01-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 公开了一种半导体器件，包括：衬底，包括第一区域和第二区域；第一有源图案，从第一区域向上延伸；第一超晶格图案，在第一有源图案上；第一有源鳍，居中设置在第一有源图案上；第一栅电极，设置在第一有源鳍上；以及第一源极/漏极图案，设置在第一有源鳍的相对侧和第一有源图案上。第一超晶格图案包括至少一个第一半导体层和至少一个第一含阻挡剂层，以及第一含阻挡剂层包括氧、碳、氟和氮中的至少一种。
-
公开(公告)号：CN117650143A
公开(公告)日：2024-03-05
申请号：CN202310532925.X
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括：衬底，包括有源图案；有源图案上的沟道图案，该沟道图案包括彼此间隔开的多个半导体图案；源/漏图案，连接到多个半导体图案；栅电极，包括：在多个半导体图案中的第一半导体图案和多个半导体图案中的第二半导体图案之间的内电极，第一半导体图案和第二半导体图案彼此相邻；以及多个半导体图案中的最上面的半导体图案上的外电极。
-
公开(公告)号：CN117334697A
公开(公告)日：2024-01-02
申请号：CN202310686266.5
申请日：2023-06-09
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 一种半导体器件，包括：有源图案，具有下图案和在第一方向上与下图案间隔开的多个片状图案；第一栅极结构和第二栅极结构，设置在下图案上，其中，第一栅极结构和第二栅极结构布置在第二方向上，并且在第二方向上彼此间隔开；源/漏凹陷，限定在第一栅极结构和第二栅极结构之间；以及源/漏图案，填充源/漏凹陷，其中，源/漏图案包括与下图案间隔开的堆叠层错。
-
公开(公告)号：CN115881818A
公开(公告)日：2023-03-31
申请号：CN202211196057.4
申请日：2022-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 一种半导体器件，其包括：衬底，包括第一区域和第二区域；在第一区域上的第一有源图案和在第二区域上的第二有源图案；在第一有源图案上的第一栅电极和在第二有源图案上的第二栅电极；以及穿透第一栅电极的第一切割图案和穿透第二栅电极的第二切割图案，其中第一栅电极在一个方向上测量的宽度小于第二栅电极的宽度，第一切割图案的最大宽度大于第一栅电极的所述宽度，第二切割图案的最小宽度小于第二栅电极的所述宽度。
-
公开(公告)号：CN115706111A
公开(公告)日：2023-02-17
申请号：CN202210510469.4
申请日：2022-05-11
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 一种半导体装置可以包括：有源图案，其位于衬底上并且在第一方向上延伸；多个源极/漏极图案，其位于有源图案上并且在第一方向上彼此间隔开；栅电极，其位于多个源极/漏极图案之间且与有源图案交叉，并且在与第一方向相交的第二方向上延伸；以及多个沟道图案，其堆叠在有源图案上，并且被配置为将源极/漏极图案中的两个或更多个彼此连接。沟道图案可以彼此间隔开。沟道图案中的每一个可以包括第一部分和多个第二部分，第一部分位于栅电极与源极/漏极图案之间，多个第二部分连接到第一部分，并且在与由衬底的上表面限定的平面垂直的方向上与栅电极重叠。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.032 seconds)
