公开(公告)号：CN102317970B

公开(公告)日：2013-11-06

申请号：CN201080007676.3

申请日：2010-01-07

Applicant: 吉林克斯公司

Inventor： 贾斯汀·G·戴尔发 ,  穆罕默德·S·萨耶德

IPC: G06T5/50 ,  H04N1/387 ,  H04N5/235

CPC classification number: G06T5/007 ,  G06T5/50 ,  G06T2207/10016 ,  G06T2207/20021 ,  G06T2207/30232 ,  H04N1/387

Abstract: 本发明揭示一种为视频提供强度校正的方法。所述方法可包含：评估(602)所述视频的帧的一部分；确定(604)所述帧的当前块与先前帧的对应块的强度差值；在满足第一组参数的情况下用局部强度校正来校正(607)所述帧的所有块；以及在不满足所述第一组参数的情况下用全局强度校正和局部强度校正两者来校正(608、614)所述帧的所述当前块。本发明还揭示一种具有用于为视频提供强度校正的电路的集成电路(202)。

公开(公告)号：CN101978493B

公开(公告)日：2013-09-04

申请号：CN200980106030.8

申请日：2009-02-20

Applicant: 吉林克斯公司

Inventor： 阿利弗·瑞曼

IPC: H01L25/065 ,  H01L23/433 ,  H01L25/16

CPC classification number: H01L25/0652 ,  H01L23/3128 ,  H01L25/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06568 ,  H01L2225/06589 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104

Abstract: 本发明描述扩散热阻减少的半导体组合件及其制造方法。在一实例中，半导体装置(101)包括初级集成电路(IC)小片(102)和安装在所述初级IC小片(102)上的至少一个次级IC小片(104)。排热元件(110)包括基座(109)，所述基座(109)安装到所述半导体装置(101)上，以使得所述至少一个次级IC小片(104)中的每一者介于所述初级IC小片(102)与所述排热元件(110)之间。至少一个虚拟填充物(106)与所述至少一个次级IC小片(104)相邻，且各自将所述初级IC小片(102)热耦合到所述排热元件(110)。

公开(公告)号：CN101965637B

公开(公告)日：2013-01-16

申请号：CN200980106321.7

申请日：2009-02-20

Applicant: 吉林克斯公司

Inventor： 苏格·杰·埃姆 ,  桑宏·帕克 ,  布恩·悠格·安格

IPC: H01L23/525 ,  H01L27/10 ,  G11C17/16

CPC classification number: H01L27/101 ,  G11C17/16 ,  H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: MOS熔丝(200)的至少一个MOS参数经特征化以提供至少一个MOS参数参考值。随后，通过将编程信号施加于熔丝端子(204、206)以使得编程电流流过熔丝链(202)来对所述MOS熔丝(200)进行编程。测量熔丝电阻以提供与第一逻辑值相关联的测得熔丝电阻。测量经编程MOS熔丝的MOS参数以提供测得MOS参数值。将测得MOS参数值与所述参考MOS参数值进行比较以确定所述MOS熔丝的第二逻辑值，且基于所述比较输出位值。

公开(公告)号：CN102763334A

公开(公告)日：2012-10-31

申请号：CN201080063963.6

申请日：2010-10-20

Applicant: 吉林克斯公司

Inventor： 崔佛·J·包尔 ,  朗马克立斯纳·K·唐尼克拉 ,  史蒂芬·P·杨

IPC: H03K19/177

CPC classification number: H03K19/17796

Abstract: 一种具有镜像互连结构的可编程集成电路(IC)，其中包含水平排列的多个配置(102、104)。每一配置包含一第一逻辑行(106)、一第一互连行(108)、一第二互连行(110)、和一第二逻辑行(112)，以此顺序水平地排列于所述配置内。每一互连行包含可编程互连区块(PIB 130-144、188-196、199)，且每一该第一及第二逻辑行包含可编程逻辑区块(114-128、164-171)。每一可编程互连区块提供多个第一输入(174)及输出(172)端口于一侧。每一可编程逻辑区块提供第二输入(156)及输出(158)端口于一侧。在该第一互连行(108)中的每一可编程互连区块的该第一端口和该一侧与在该第二互连行(110)中的每一可编程互连区块的该第一端口和该一侧彼此呈实体上的镜像关系。在该第一互连行(108)中的可编程互连区块的该第一端口(172、174)耦接至在该第一逻辑行中的可编程逻辑区块的该第二端口(156、158、182、184、186、190、194)。在该第二互连行(110)中的可编程互连区块的该第一端口耦接至在该第二逻辑行中的可编程逻辑区块的该第二端口(160-62、176-180、198)。

公开(公告)号：CN102224588A

公开(公告)日：2011-10-19

申请号：CN200980146567.7

申请日：2009-10-23

Applicant: 吉林克斯公司

Inventor： 派翠克·J··昆恩

IPC: H01L23/522 ,  H01L21/02 ,  H01L27/08 ,  H01L27/02

CPC classification number: H01L27/0207 ,  H01L23/5223 ,  H01L23/5225 ,  H01L27/0805 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种于集成电路(IC)中的电容器(220)包括：一核心电容器部分(201)，具有形成于一第一层(M3)的电气连接且形成电容器的一第一节点的一部分的第一传导元件(T1、T2、T3、T4)与形成于第一层的电气连接且形成电容器的一第二节点的一部分的第二传导元件(B1、B2、B3)。第一与第二传导元件于第一传导层交替。电气连接且形成第一节点的一部分的第三传导元件(T)是形成于相邻于第一层(M3)的一第二层(M2)。该种电容器亦包括：一遮蔽电容器部分(203)，具有形成于至少第一、第二、第三与第四层(M3、M2、M4、聚合)的第四传导元件(238、B、B’)。遮蔽电容器部分电气连接且形成电容器的第二节点的一部分且环绕第一与第三传导元件。

公开(公告)号：CN102224567A

公开(公告)日：2011-10-19

申请号：CN200980146568.1

申请日：2009-10-23

Applicant: 吉林克斯公司

Inventor： 派翠克·J··昆恩

IPC: H01L21/02 ,  H01L27/02 ,  H01L27/08 ,  H01G4/228 ,  H01G4/30 ,  H01L23/528 ,  H01L23/522

CPC classification number: H01L28/60 ,  H01G4/228 ,  H01G4/232 ,  H01L23/5223 ,  H01L23/5225 ,  H01L27/0207 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种于集成电路(IC)中的电容器(200)具有：形成于集成电路的一第一图案化金属层的一分配栅格(226)与连接至分配栅格且沿着一第一方向延伸而离开分配栅格的一第一垂直传导丝线(202)。一第二垂直传导丝线(203)连接至分配栅格且于相反方向延伸。第一与第二栅格平板(225、224)形成于第一图案化金属层的上方与下方的金属层。栅格平板环绕第一与第二垂直传导丝线。分配栅格、第一垂直传导丝线与第二垂直传导丝线连接且形成电容器的一第一节点的一部分，第一栅格平板与第二栅格平板连接且形成电容器的一第二节点的一部分。

公开(公告)号：CN102224565A

公开(公告)日：2011-10-19

申请号：CN200980146540.8

申请日：2009-10-23

Applicant: 吉林克斯公司

Inventor： 派翠克·J·昆恩

IPC: H01L21/02 ,  H01L27/02 ,  H01L27/08 ,  H01G4/228 ,  H01G4/30 ,  H01L23/528 ,  H01L23/522

CPC classification number: H01L28/60 ,  H01G4/012 ,  H01G4/33 ,  H01L23/5223 ,  H01L27/0207 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种于集成电路(IC)中的电容器具有：一第一多个传导十字元件，形成于IC的一层，其电气连接且形成电容器的一第一节点的一部分；及，一第二多个传导十字元件，形成于IC的金属层。于第二多个传导十字元件的传导十字元件电气连接且形成电容器的一第二节点的一部分且电容式耦合至第一节点。

公开(公告)号：CN102017815A

公开(公告)日：2011-04-13

申请号：CN200880119932.0

申请日：2008-11-05

Applicant: 吉林克斯公司

Inventor： 安东尼·T.·道

IPC: H05K1/02

CPC classification number: H05K1/0216 ,  H01L2224/16 ,  H01L2924/15311 ,  H05K1/0262 ,  H05K1/0298 ,  H05K2201/09327 ,  H05K2201/10212 ,  H05K2201/10734

Abstract: 提供一种藉控制PCB平面(1-24)的堆栈达到降低装置颤动的模型与方法，以便针对FPGA(105)里的关键核心电压来最小化FPGA(105)与PCB电压平面(1-24)间的电感。此外，提供一种藉控制封装基板平面的堆栈达到降低颤动的模型与方法，以便针对晶粒里的关键核心电压来最小化晶粒与基板电压平面间的电感。

公开(公告)号：CN102017420A

公开(公告)日：2011-04-13

申请号：CN200880128954.3

申请日：2008-12-15

Applicant: 吉林克斯公司

Inventor： 帕欧罗·诺威利尼 ,  希尔威欧·库奇 ,  吉欧梵尼·库亚斯提

IPC: H03L7/085

CPC classification number: H03L7/1806 ,  H03L7/091 ,  H03L7/0994 ,  H03L2207/50 ,  H04J3/0691

Abstract: 本发明提供从输入信号产生具有减小的歪斜的一个或一个以上输出时钟信号的电路。所述输入信号具有从原始时钟信号的转变导出的转变，所述原始时钟信号具有与所述输出时钟信号的频率不同的频率。所述输出时钟信号的所述频率是将所述输入信号的频率与整数比相乘的乘积。所述电路包含累加器、分数式相位检测器和环路滤波器。所述累加器周期性地将数值偏移值与数值相位值相加。所述输出时钟信号是从此数值相位值产生。所述分数式相位检测器从所述数值相位值产生针对所述输入信号的所述转变中每一者的相应数值相位误差。所述环路滤波器从所述相应数值相位误差的滤波产生所述数值偏移值。

公开(公告)号：CN1906495A

公开(公告)日：2007-01-31

申请号：CN200480037457.4

申请日：2004-12-09

Applicant: 吉林克斯公司

Inventor： 袁孝杰 ,  麦克·J·哈特 ,  林梓诚·盖瑞 ,  史蒂芬·P·杨

IPC: G01R31/28 ,  G01R31/3187 ,  G01R31/3185

CPC classification number: G01R31/2882 ,  G01R31/318511 ,  G01R31/318516 ,  G01R31/3187

Abstract: 一集成电路(IC)包含多个嵌入式测试电路，该测试电路全部都包含一连接至测试负载的环形振荡器。该测试电路是环形振荡器中的直接短路或为一代表该IC中相互连接层其中之一的相互连接负载。针对各个嵌入式测试电路来定义模型方程式，而各个模型方程式则指定其所相关连的嵌入式测试电路的输出延迟为前段制程(FEOL)与后段制程(BEOL)参数的函数。然后则解出该模型方程式而得到做为该测试电路输出延迟的函数的各种不同的FEOL与BEOL参数。最后，将所测量到的输出延迟代入这些参数方程式之中，借以产生各种不同的FEOL与BEOL参数的实际数值，借此快速地并且准确地识别相关的任何区域。