公开(公告)号：CN102763334B

公开(公告)日：2015-03-04

申请号：CN201080063963.6

申请日：2010-10-20

Applicant: 吉林克斯公司

Inventor： 崔佛·J·包尔 ,  朗马克立斯纳·K·唐尼克拉 ,  史蒂芬·P·杨

IPC: H03K19/177

CPC classification number: H03K19/17796

Abstract: 一种具有镜像互连结构的可编程集成电路(IC)，其中包含水平排列的多个配置(102、104)。每一配置包含一第一逻辑行(106)、一第一互连行(108)、一第二互连行(110)、和一第二逻辑行(112)，以此顺序水平地排列于所述配置内。每一互连行包含可编程互连区块(PIB 130-144、188-196、199)，且每一该第一及第二逻辑行包含可编程逻辑区块(114-128、164-171)。每一可编程互连区块提供多个第一输入(174)及输出(172)端口于一侧。每一可编程逻辑区块提供第二输入(156)及输出(158)端口于一侧。在该第一互连行(108)中的每一可编程互连区块的该第一端口和该一侧与在该第二互连行(110)中的每一可编程互连区块的该第一端口和该一侧彼此呈实体上的镜像关系。在该第一互连行(108)中的可编程互连区块的该第一端口(172、174)耦接至在该第一逻辑行中的可编程逻辑区块的该第二端口(156、158、182、184、186、190、194)。在该第二互连行(110)中的可编程互连区块的该第一端口耦接至在该第二逻辑行中的可编程逻辑区块的该第二端口(160-62、176-180、198)。

公开(公告)号：CN105051642B

公开(公告)日：2017-10-13

申请号：CN201380059936.5

申请日：2013-07-08

Applicant: 吉林克斯公司

Inventor： 布莱恩·C·贾德 ,  史蒂芬·P·杨 ,  崔佛·J·包尔 ,  罗伯特·M·安德里斯 ,  迪尼许·D·盖腾德

IPC: G06F1/10 ,  H03K19/177 ,  G06F17/50

CPC classification number: H03K19/096 ,  G06F1/10 ,  G06F17/5054 ,  G06F2217/62 ,  H03K19/1774

Abstract: 一种设备包含集成电路(200)，所述集成电路具有在电路块(203)的阵列(202)中的时钟网络(600)。所述时钟网络包含布线轨迹(400，402，403)、分布主干(501，502)及时钟叶(601)。所述布线轨迹(400，402，403)及所述分布主干(501，502)是双向的。

公开(公告)号：CN105051642A

公开(公告)日：2015-11-11

申请号：CN201380059936.5

申请日：2013-07-08

Applicant: 吉林克斯公司

Inventor： 布莱恩·C·贾德 ,  史蒂芬·P·杨 ,  崔佛·J·包尔 ,  罗伯特·M·安德里斯 ,  迪尼许·D·盖腾德

IPC: G06F1/10 ,  H03K19/177 ,  G06F17/50

CPC classification number: H03K19/096 ,  G06F1/10 ,  G06F17/5054 ,  G06F2217/62 ,  H03K19/1774

Abstract: 一种设备包含集成电路(200)，所述集成电路具有在电路块(203)的阵列(202)中的时钟网络(600)。所述时钟网络包含布线轨迹(400，402，403)、分布主干(501，502)及时钟叶(601)。所述布线轨迹(400，402，403)及所述分布主干(501，502)是双向的。

公开(公告)号：CN102763334A

公开(公告)日：2012-10-31

申请号：CN201080063963.6

申请日：2010-10-20

Applicant: 吉林克斯公司

Inventor： 崔佛·J·包尔 ,  朗马克立斯纳·K·唐尼克拉 ,  史蒂芬·P·杨

IPC: H03K19/177

CPC classification number: H03K19/17796

Abstract: 一种具有镜像互连结构的可编程集成电路(IC)，其中包含水平排列的多个配置(102、104)。每一配置包含一第一逻辑行(106)、一第一互连行(108)、一第二互连行(110)、和一第二逻辑行(112)，以此顺序水平地排列于所述配置内。每一互连行包含可编程互连区块(PIB 130-144、188-196、199)，且每一该第一及第二逻辑行包含可编程逻辑区块(114-128、164-171)。每一可编程互连区块提供多个第一输入(174)及输出(172)端口于一侧。每一可编程逻辑区块提供第二输入(156)及输出(158)端口于一侧。在该第一互连行(108)中的每一可编程互连区块的该第一端口和该一侧与在该第二互连行(110)中的每一可编程互连区块的该第一端口和该一侧彼此呈实体上的镜像关系。在该第一互连行(108)中的可编程互连区块的该第一端口(172、174)耦接至在该第一逻辑行中的可编程逻辑区块的该第二端口(156、158、182、184、186、190、194)。在该第二互连行(110)中的可编程互连区块的该第一端口耦接至在该第二逻辑行中的可编程逻辑区块的该第二端口(160-62、176-180、198)。