公开(公告)号：CN106771476A

公开(公告)日：2017-05-31

申请号：CN201611056816.1

申请日：2016-11-25

Applicant: 西安微电子技术研究所

Inventor： 赵明 ,  王勇

IPC: G01R19/00

CPC classification number: G01R19/0092

Abstract: 本发明一种高压电流监控电路，包括第一运放和第二运放；第一运放连接母线电压和正电源供电，第一运放包括连接在母线电压和负电源之间的分压电路；第一运放的同相输入端和反相输入端分别通过电阻R1和电阻R2连接在高边采样电阻的两端，第一运放的输出端连接输出达林顿管的基极，第一运放的分压输出端分别连接对应的分压达林顿管的基极，分压达林顿管依次级联在第一运放的同相输入端和输出达林顿管的集电极之间，输出达林顿管的发射极经电阻R3接地；第二运放连接第一运放的分压输出端和正电源供电；第二运放的同相输入端连接输出达林顿管的发射极；反相输入端分别经电阻R4接地，经电阻R5连接第二运放的输出端；输出端输出监控信号。

公开(公告)号：CN206835065U

公开(公告)日：2018-01-02

申请号：CN201720318195.3

申请日：2017-03-29

Applicant: 西安微电子技术研究所

Inventor： 季轻舟 ,  雒宝花 ,  张立博 ,  张冰 ,  李飞强 ,  王勇

IPC: H03M7/00

Abstract: 本实用新型一种防止单点失效的双冗余译码驱动电路结构，包括第一PMOS晶体管的衬底与源极相连并连接电源电压，漏极与第二PMOS晶体管源极和衬底相连，栅极与第三分压多晶电阻一端相连；第二PMOS晶体管漏极与输出多晶电阻一端相连并与第四PMOS晶体管漏极相连，栅极与第一分压多晶电阻一端相连；第三PMOS晶体管衬底与源极相连并接电源电压，漏极与第四PMOS晶体管源极和衬底相连，栅极与第四分压多晶电阻一端相连；第四PMOS晶体管漏极经输出多晶电阻接地，栅极与第二分压多晶电阻一端相连；第一分压多晶电阻另一端和第二分压多晶电阻另一端相连，并与译码器B输出端相连；第三分压多晶电阻另一端和第四分压多晶电阻另一端相连，并与译码器A输出端相连。