公开(公告)号：CN103489865B

公开(公告)日：2015-10-21

申请号：CN201310421629.9

申请日：2013-09-16

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  胡利志 ,  吴文杰 ,  许琬 ,  蔡林希 ,  陈涛 ,  张波

IPC: H01L27/088 ,  H01L21/762

Abstract: 本发明涉及半导体技术，具体的说是涉及一种具有n+埋层的横向集成的准超结SOI半导体功率器件。本发明的其元胞结构包括依次层叠设置的衬底、埋氧层和SOI层，还包括高压pLDMOS、高压nLDMOS和低压CMOS；所述高压pLDMOS、高压nLDMOS和低压CMOS设置在SOI层上，高压nLDMOS设置在高压pLDMOS和低压CMOS之间；其特征在于，所述高压pLDMOS、高压nLDMOS和低压CMOS之间通过浅槽介质隔离区和层间介质相互隔离，所述层间介质与埋氧层的上表面连接，浅槽介质隔离区设置在层间介质上表面。本发明的有益效果为，可以实现100V～700V各种性能优良的高压器件，具有高速、高集成度、低导通损耗的优点。本发明尤其适用于横向集成SOI半导体功率器件。

公开(公告)号：CN102969357B

公开(公告)日：2015-08-19

申请号：CN201210516380.5

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  章文通 ,  吴文杰 ,  许琬 ,  蔡林希 ,  陈涛 ,  胡利志 ,  黄健文 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向超结高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构、终端结构和漏极引出结构；终端结构位于整体元胞结构的外侧或外围，漏极引出结构位于终端结构的外侧或外围；纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；最后，本发明漏电极表面引出的具有低比导通电阻的超结横向高压器件可集成在各种衬底材料上，且集成度高。

公开(公告)号：CN103715238A

公开(公告)日：2014-04-09

申请号：CN201310743344.7

申请日：2013-12-30

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  李燕妃 ,  李肇基 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L29/7393 ,  H01L29/0615 ,  H01L29/407

Abstract: 本发明涉及半导体功率器件技术领域，涉及一种超低比导通电阻的横向高压器件。本发明的超低比导通电阻的横向高压器件在N型漂移区中引入了高浓度的N型掺杂条为开态电流提供低阻通道，在介质槽中引入体场板辅助耗尽N型漂移区和N型掺杂条，提高器件的击穿电压。本发明的有益效果为，具有导通电阻低、耐压高和版图面积小的优点，同时还降低了工艺难度和成本。本发明尤其适用于超低比导通电阻的横向高压器件。

公开(公告)号：CN103515428A

公开(公告)日：2014-01-15

申请号：CN201310406464.8

申请日：2013-09-09

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  许琬 ,  胡利志 ,  吴文杰 ,  蔡林希 ,  陈涛 ,  张波

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0603

Abstract: 本发明涉及半导体技术，具体的说是涉及一种PSOI横向高压功率半导体器件。本发明的一种横向高压MOSFET，其特征在于，在源端下方引入第二导电类型半导体埋层，避免载流子在源端过度集中，减小器件在源端的功耗，从而改善器件的自加热效应；第二导电类型半导体第一漂移区采用均匀掺杂，第二导电类型半导体第二漂移区采用浓度相对较高的掺杂，可以减小漂移区的电阻率，降低器件的比导通电阻，进而减小器件的功耗和温度。本发明的有益效果为，具有自加热效应良好、导通电阻低、耐压高、版图面积小等诸多优点，降低了工艺难度和成本。本发明尤其适用于PSOI横向高压功率半导体器件。

公开(公告)号：CN103489865A

公开(公告)日：2014-01-01

申请号：CN201310421629.9

申请日：2013-09-16

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  胡利志 ,  吴文杰 ,  许琬 ,  蔡林希 ,  陈涛 ,  张波

IPC: H01L27/088 ,  H01L21/762

Abstract: 本发明涉及半导体技术，具体的说是涉及一种具有n+埋层的横向集成的准超结SOI半导体功率器件。本发明的其元胞结构包括依次层叠设置的衬底、埋氧层和SOI层，还包括高压pLDMOS、高压nLDMOS和低压CMOS；所述高压pLDMOS、高压nLDMOS和低压CMOS设置在SOI层上，高压nLDMOS设置在高压pLDMOS和低压CMOS之间；其特征在于，所述高压pLDMOS、高压nLDMOS和低压CMOS之间通过浅槽介质隔离区和层间介质相互隔离，所述层间介质与埋氧层的上表面连接，浅槽介质隔离区设置在层间介质上表面。本发明的有益效果为，可以实现100V～700V各种性能优良的高压器件，具有高速、高集成度、低导通损耗的优点。本发明尤其适用于横向集成SOI半导体功率器件。

公开(公告)号：CN103413831A

公开(公告)日：2013-11-27

申请号：CN201310388681.9

申请日：2013-08-30

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  周锌 ,  许琬 ,  吴文杰 ,  陈涛 ,  胡利志 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压器件及其制造方法。本发明的一种横向高压器件，其特征在于，通过推阱和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压器件源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压器件。

公开(公告)号：CN103022004A

公开(公告)日：2013-04-03

申请号：CN201210432010.3

申请日：2012-11-02

Applicant: 电子科技大学

Inventor： 乔明 ,  张昕 ,  许琬 ,  李燕妃 ,  周锌 ,  吴文杰 ,  张波

IPC: H01L23/528

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。

公开(公告)号：CN102969357A

公开(公告)日：2013-03-13

申请号：CN201210516380.5

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  章文通 ,  吴文杰 ,  许琬 ,  蔡林希 ,  陈涛 ,  胡利志 ,  黄健文 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向超结高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构、终端结构和漏极引出结构；终端结构位于整体元胞结构的外侧或外围，漏极引出结构位于终端结构的外侧或外围；纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；最后，本发明漏电极表面引出的具有低比导通电阻的超结横向高压器件可集成在各种衬底材料上，且集成度高。

公开(公告)号：CN119275214B

公开(公告)日：2025-02-25

申请号：CN202411808777.0

申请日：2024-12-10

Applicant: 电子科技大学

Inventor： 李燕妃 ,  谢儒彬 ,  乔明 ,  张波

IPC: H01L23/544 ,  H01L21/66

Abstract: 本发明提出一种用于腐蚀工艺监控的表征器件，属于半导体技术领域。表征器件包括衬底、场氧介质层、栅氧介质层、金属前介质层、阳极多晶硅、阴极多晶硅、阳极接触孔、阴极接触孔、阳极金属、阴极金属、阳极、阴极，还包括划分的第一有源区、第二有源区、第三有源区、场区，有源区上设置的阳极多晶硅和阴极多晶硅互不相连，且分别由阳极金属和阴极金属引出，通过对阳极和阴极进行电压扫描测试，可表征集成电路工艺制造过程中多晶硅残余和场区腐蚀问题，从而指导工艺技术优化开发。提升集成电路的可靠性。同时，在引出端口采用多晶硅连接，增加了腐蚀工艺的复杂度，从另一个维度上进一步表征工艺的稳定性。

公开(公告)号：CN119364783A

公开(公告)日：2025-01-24

申请号：CN202411948740.8

申请日：2024-12-27

Applicant: 电子科技大学

Inventor： 李燕妃 ,  谢儒彬 ,  乔明 ,  张波

IPC: H10D10/01 ,  H10D10/60 ,  H10D62/10 ,  H10D62/17 ,  H01L23/552

Abstract: 本发明提出一种抗辐射加固三极管器件及其制造方法。属于半导体技术领域。抗辐射加固三极管器件包括衬底、埋氧化层、第一N型掺杂区、第二N型掺杂区、第三N型掺杂区、第一P型掺杂区、第二P型掺杂区、第一隔离浅槽、第二隔离浅槽、第三隔离浅槽、第四隔离浅槽、线性氧化层、多晶硅、第四N型掺杂区、第五N型掺杂区、第三P型掺杂区。本发明通过在隔离浅槽内部填充多晶硅，减薄隔离氧化层厚度，提高三极管器件的抗总剂量辐射能力。在不增加掩模版情况下，基区隔离浅槽侧壁和底部注入形成了第二P型掺杂区，阻止了基区表面复合电流的增加，抑制了器件共发射极电流放大系数的退化，有效提升了三极管器件抗总剂量辐射的能力，降低了工艺制造成本。