-
公开(公告)号：CN105552109B
公开(公告)日：2018-04-13
申请号：CN201510936970.7
申请日：2015-12-15
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明属于半导体技术领域，具体的说涉及一种SA‑LIGBT。本发明的主要方案为，本发明中的N型阱区内部P+阳极区和N+阳极区，且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成，同时沿器件纵向方向均为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时，P型埋层和P+阳极区形成电子阻挡层，它们可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。
-
公开(公告)号：CN105161420B
公开(公告)日：2017-10-13
申请号：CN201510410002.2
申请日：2015-07-13
Applicant: 电子科技大学
IPC: H01L21/336 , H01L29/04
Abstract: 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。
-
公开(公告)号：CN105336738A
公开(公告)日：2016-02-17
申请号：CN201510937715.4
申请日：2015-12-15
Applicant: 电子科技大学
IPC: H01L27/082
CPC classification number: H01L27/0823
Abstract: 本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT。本发明的主要方案为，本发明中的N型阱区内部有沿器件横向方向平行的P+阳极区和N+阳极区，且P+阳极区和N+阳极区沿器件纵向方向为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层，因此所形成的阳极具有两个电子阻挡层即P型埋层和P+阳极区。在器件正向导通初期处于单极模式时，两个电子阻挡层可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。
-
公开(公告)号：CN103441147B
公开(公告)日：2016-01-20
申请号：CN201310346866.3
申请日：2013-08-09
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 一种横向SOI功率半导体器件，属于功率半导体器件技术领域。器件元胞结构包括衬底、绝缘介质层及绝缘介质层上方的器件有源层，器件有源层包括源区、漏区、栅和漂移区；其中源区和漏区之间的漂移区由两个平行于器件横向方向的第一半导体掺杂区中间夹一个第二半导体掺杂区形成三明治结构，其中第一半导体掺杂区的导电类型与源区结构中的第一导电类型半导体体区的导电类型不同；在两个第一半导体掺杂区的外侧面分别具有一层高k介质层。本发明能够缓解横向超结SOI功率半导体器件存在的衬底辅助耗尽效应，不存在超结功率半导体器件中需要考虑的超结结构的电荷平衡问题，具有更高的反向耐压性能和更低的正向导通电阻，且制作工艺难度和成本相对较低。
-
公开(公告)号：CN105161420A
公开(公告)日：2015-12-16
申请号：CN201510410002.2
申请日：2015-07-13
Applicant: 电子科技大学
IPC: H01L21/336 , H01L29/04
CPC classification number: H01L29/66704 , H01L29/04
Abstract: 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。
-
Patent Agency Ranking
公开(公告)号：CN105070760A
公开(公告)日：2015-11-18
申请号：CN201510556581.1
申请日：2015-09-06
Applicant: 电子科技大学
CPC classification number: H01L29/7833 , H01L29/0603 , H01L29/0688 , H01L29/0696 , H01L29/7831
Abstract: 本发明属于功率半导体器件技术领域，涉及一种功率MOS器件。本发明包括具有高K介质延伸栅结构的元胞结构、漏延伸区和介质槽终端，且多个元胞结构并联排布，使得器件具有以下特点：兼顾VDMOS可并联产生大电流以及LDMOS易集成的优点；正向导通时，靠近高K介质一侧的漂移区产生多子积累层，形成连续的低阻通道，显著降低比导通电阻；反向耐压时，高K介质辅助耗尽漂移区，调制漂移区电场，可提高耐压并降低比导通电阻；介质槽终端可缩小器件尺寸，节约芯片面积。
-
公开(公告)号：CN102969355B
公开(公告)日：2015-06-17
申请号：CN201210441287.2
申请日：2012-11-07
Applicant: 电子科技大学
Abstract: 一种SOI基PMOSFET功率器件，属于功率半导体器件技术领域。本发明提供的SOI基PMOSFET功率器件采用N型SOI基，便于和N沟道功率器件相集成；同时，其漂移区是在SOI基的N型SOI半导体层表面注入P型阱区所形成，在反向阻断状态下，接高电位的N型SOI半导体层对P型漂移区二维耗尽而产生RESURF效应，这有效地提高了器件的击穿电压和漂移区浓度，且大大降低了导通电阻；再有，该SOI基PMOSFET功率器件利用介质槽来承担横向压降，使得在很小的器件横向尺寸下就能获得高的击穿电压，从而能够有效地缩小器件的横向尺寸。
-
公开(公告)号：CN102945799B
公开(公告)日：2015-04-29
申请号：CN201210306150.6
申请日：2012-08-24
Applicant: 电子科技大学
IPC: H01L21/28 , H01L21/336
Abstract: 本发明涉及半导体技术。本发明解决了现有具有槽栅超结的半导体功率器件的制造工艺难度较大的问题，提供了一种纵向功率半导体器件的制造方法，其技术方案可概括为：首先外延形成第一半导体区，在其顶部生长氧化层及淀积掩蔽层，并进行光刻，刻蚀形成第一沟槽，再在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，再在其内壁形成氧化层，并在第一沟槽两侧壁形成第二半导体区，之后去除该氧化层，然后再次形成氧化层，填充绝缘介质并进行平坦化，再形成体区，在体区上刻蚀形成第二沟槽，并制作槽栅，最后形成源区和体接触区，并进行各电极制备以及表面钝化工艺。本发明的有益效果是，工艺难度较低，适用于MOS控制的纵向器件。
-
公开(公告)号：CN104393040A
公开(公告)日：2015-03-04
申请号：CN201410596567.X
申请日：2014-10-29
Applicant: 电子科技大学
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/778 , H01L29/0611 , H01L29/2003
Abstract: 本发明属于半导体技术领域，具体涉及一种具有荷电介质的HEMT器件。本发明的HEMT器件，包括衬底1、位于衬底1上层的缓冲层2、位于缓冲层2上层的势垒层3和位于势垒层3上层的钝化层4，且所述缓冲层2与势垒层3形成异质结；所述势垒层3上表面两端分别设置有源电极6和漏电极7，在源电极和漏电极之间设置有栅电极8；其特征在于，所述栅电极8与漏电极7之间的钝化层中形成荷电介质区5，所述荷电介质区5中带有负电荷。本发明的有益效果为，可以调制器件表面电场，优化器件横向电场分布，提高器件的击穿电压，且不会引入寄生电容，不影响器件的频率特性，同时在提高器件击穿电压的同时对器件电流能力的影响很小。本发明尤其适用于HEMT器件。
-
公开(公告)号：CN104241365A
公开(公告)日：2014-12-24
申请号：CN201410143075.5
申请日：2014-04-10
Applicant: 电子科技大学
CPC classification number: H01L29/7824 , H01L29/66681
Abstract: 一种SOI横向功率MOSFET器件，属于功率半导体器件技术领域。本发明在漂移区引入介质槽，槽内填充两种或两种以上的介质材料，且介质材料的介电系数低于有源层的介电常数，同时介电系数自下而上逐渐递减；介质槽靠近体区一侧具有体区纵向延伸结构；介质槽与介质埋层之间具有与漂移区掺杂类型相反的半导体埋层。变k介质材料填充的介质槽对有源层内电场的调制作用和纵向折叠漂移区的作用使得器件耐压大大提高并缩小器件横向尺寸；体区纵向延伸结构和半导体埋层结构的引入进一步提高了器件耐压，而且增强了对漂移区的耗尽作用，可提高漂移区掺杂浓度，从而降低器件的导通电阻；介质槽还能够降低器件的栅-漏电容，提高器件的频率和输出功率。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.103 seconds)
