公开(公告)号：CN112768504A

公开(公告)日：2021-05-07

申请号：CN201911069443.5

申请日：2019-11-05

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  史波 ,  刘勇强

IPC: H01L29/06 ,  H01L21/336 ,  H01L21/331

Abstract: 本申请涉及半导体器件技术领域，公开了一种功率半导体器件的终端结构及功率半导体器件，其中，功率半导体器件的终端结构包括：衬底和位于衬底上的外延层；位于外延层内的耐压环、位于外延层内且位于耐压环外围的截止环、依次设置于耐压环和截止环上的介质层、金属层和钝化层，耐压环、截止环、介质层、金属层和钝化层形成耐压终端结构；其中，截止环的外侧设有划片槽，截止环与划片槽之间的部位设有凹陷，钝化层伸入凹陷内以包覆截止环和金属层。本申请公开的功率半导体结构的终端结构，保证了器件的可靠性，能够进一步降低器件的漏电水平，有效降低器件损耗。

公开(公告)号：CN111463270A

公开(公告)日：2020-07-28

申请号：CN202010209456.4

申请日：2020-03-23

Applicant: 珠海格力电器股份有限公司

Inventor： 史波 ,  肖婷 ,  敖利波 ,  曾丹 ,  刘勇强 ,  吴佳蒙 ,  马颖江

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明提供一种IGBT结构及其制备方法，IGBT结构，其包括：基体，其上形成有多个条形沟槽和环形沟槽、均填充有多晶硅，在条形沟槽和环形沟槽上设置有正面金属层；在条形沟槽上端设置有沉积隔离介质层，使得覆盖有沉积隔离介质层的条形沟槽不与正面金属层接触，未设沉积隔离介质层的环形沟槽与正面金属层相接；基体的背面设置有与环形沟槽相对的N+掺杂层。通过本发明能够增加并联FRD的电路恢复通路，形成一种IGBT新型背面电极设计的分布式RC-IGBT结构，有效改善RC-IGBT的导通压降，使得恢复电流的通路最短，有效地降低了损耗。

公开(公告)号：CN110534556A

公开(公告)日：2019-12-03

申请号：CN201910668260.9

申请日：2019-07-23

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  刘勇强 ,  史波 ,  肖婷 ,  敖利波 ,  陈道坤

IPC: H01L29/06 ,  H01L21/266 ,  G03F1/80

Abstract: 本发明涉及一种功率半导体器件、其终端结构、掩膜版和制备方法，所述功率半导体器件设有主结，所述终端结构包括终端区，所述终端区包括多个依次环绕于所述主结之外的场限环；所述场限环包括第一传导类型的半导体离子，在远离所述主结的方向上，多个所述场限环的第一传导类型的半导体离子的掺杂浓度依次递减。通过将多个场限环内的第一传导类型的半导体离子的浓度设计为沿远离所述主结的方向依次递减，可以使半导体器件的耐压更加稳定，而且整个终端结构所占的面积大大减小，提高了生产效率，避免了半导体材料的浪费；而且呈一定梯度的离子浓度变化，还有效缓解了电场集中现象，提高了功率器件的反向阻断能力。

公开(公告)号：CN112838128A

公开(公告)日：2021-05-25

申请号：CN201911158451.7

申请日：2019-11-22

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  刘勇强 ,  史波 ,  肖婷

IPC: H01L29/868 ,  H01L29/06 ,  H01L29/36 ,  H01L21/329

Abstract: 本发明提供了一种快恢复二极管及其制作方法，涉及半导体技术领域。其中，快恢复二极管包括：晶圆；设置于所述晶圆上的元胞区，所述元胞区包括第一离子部和第二离子部，所述第一离子部沿预设方向间隔分布，相邻两个所述第一离子部之间设置有所述第二离子部。本申请在元胞区设置有第一离子部及第二离子部，其中，第一离子部与第二离子部可以为浓度不同的掺杂离子类型，形成第一离子部与第二离子部相间分布的主结区域，由此可兼顾第一离子部离子浓度下快恢复二极管的优势、第二离子部浓度下快恢复二极管的优势，有效改善快恢复二极管的性能。

公开(公告)号：CN112768356A

公开(公告)日：2021-05-07

申请号：CN201911074969.2

申请日：2019-11-05

Applicant: 珠海格力电器股份有限公司

Inventor： 刘勇强 ,  曾丹 ,  敖利波 ,  肖婷 ,  史波

IPC: H01L21/331

Abstract: 本发明公开了一种沟槽栅IGBT制作方法，包括以下步骤：在有源区形成主结P+区以及在终端区形成多个P+耐压环，在有源区制备多个源区沟槽，并在源区沟槽内制备栅极氧化层，在多个源区沟槽内部的栅极氧化层上以及有源区和终端区的栅极氧化层上制备厚度高达的多晶硅，在多个源区沟槽之间以及在主结P+区与环绕所述主结P+区的沟槽之间制备P阱区、N+区和N+截止环，然后形成介质层，并进行接触孔刻蚀填充，再形成金属层，最后制备钝化层。本发明由于采用了较厚的多晶硅，故在减薄多晶硅工序后仍保留了厚的多晶硅，在进行N型离子注入的时候无需再使用光刻版为掩膜，从而减少了一张光刻版降低了制造成本。

公开(公告)号：CN112397388A

公开(公告)日：2021-02-23

申请号：CN201910760385.4

申请日：2019-08-16

Applicant: 珠海格力电器股份有限公司

Inventor： 刘勇强 ,  曾丹 ,  肖婷 ,  敖利波 ,  史波

IPC: H01L21/329 ,  H01L29/861

Abstract: 本发明涉及一种二极管及其制备方法。该二极管的制备方法包括以下步骤：提供表面形成有外延层的衬底，所述外延层的表面包括主结区和包围所述主结区的非主结区；在所述非主结区的表面形成隔离层，并形成与所述主结区位置对应的主结槽；对所述主结槽的底面进行扩铂处理；在所述扩铂处理后的所述主结槽的底面形成电阻层，得到中间器件；其中，所述电阻层在所述主结区的投影面积小于所述主结区的面积；在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极，和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极；在所述中间器件的背面形成阴极。利用该制备方法以解决主结区扩铂不完全，且电阻层电阻值难以控制的问题。

公开(公告)号：CN112310226A

公开(公告)日：2021-02-02

申请号：CN201910691503.0

申请日：2019-07-29

Applicant: 珠海格力电器股份有限公司

Inventor： 刘勇强 ,  曾丹 ,  敖利波 ,  肖婷 ,  史波

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明提供一种快恢复二极管，涉及二极管领域。该快恢复二极管，包括：衬底层；N型外延层，位于所述衬底层表面；P型注入区，位于所述衬底层表面，且设置于所述N型外延层的侧部；扩散区，位于所述N型外延层的顶部区域，与P型注入区分隔设置。利用该快恢复二极管能够解决现有技术中采用扩铂工艺降低快恢复二极管反向恢复时间时容易导致其正向导通压降高的问题，通过改变快恢复二极管的结构达到降低快恢复二极管反向恢复时间的目的。

公开(公告)号：CN110120354A

公开(公告)日：2019-08-13

申请号：CN201910371347.X

申请日：2019-05-06

Applicant: 珠海格力电器股份有限公司

Inventor： 敖利波 ,  史波 ,  曾丹 ,  刘勇强 ,  陈兆同

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

Abstract: 本发明公开了一种智能功率模块的封装方法及智能功率模块。其中，该方法包括：在智能功率模块完成第一次树脂层封装后，在第一树脂层的外表面进行导电膏体印刷，其中，上述智能功率模块中的功率芯片内置于上述第一树脂层；通过对经导电膏体印刷后的智能功率模块进行第二次树脂层封装，得到封装成型的智能功率模块，其中，上述智能功率模块的驱动芯片内置于第二树脂层。本发明解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高，电流承载能力不足的技术问题。

公开(公告)号：CN109406979A

公开(公告)日：2019-03-01

申请号：CN201811129534.9

申请日：2018-09-27

Applicant: 珠海格力电器股份有限公司

Inventor： 刘勇强 ,  史波 ,  敖利波

IPC: G01R31/26

Abstract: 本发明公开了一种预估器件可靠性的方法及装置，该方法包括获取待测试器件的测试温度集合，其中测试温度集合包括多个测试温度，根据多个测试温度，对待测试器件增加电压，预估待测试器件的可靠性。该技术方案预先设定待测试器件的测试温度集合，并根据测试温度集合中的多个测试温度，对待测试器件增加电压，预估待测试器件在多个测试温度下的可靠性，提前检测出功率器件中的不良品，以提高可靠性测试的效率。

公开(公告)号：CN112310188A

公开(公告)日：2021-02-02

申请号：CN201910668739.2

申请日：2019-07-23

Applicant: 珠海格力电器股份有限公司

Inventor： 肖婷 ,  史波 ,  曾丹 ,  吴佳蒙 ,  刘勇强

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/266

Abstract: 本申请涉及功率半导体领域，具体而言，涉及一种横向变掺杂终端结构的制造方法及其制备得到的横向变掺杂终端结构。横向变掺杂终端结构的制造方法包括以下步骤：在衬底上生长的氧化层上刻蚀出一阶梯状区域；在氧化层的阶梯状区域上方向衬底内注入掺杂离子，然后高温推进；在结构表面生长一层隔离氧化层；在隔离氧化层表面形成场板。通过控制终端氧化层的刻蚀厚度，形成阶梯渐变结构，离子注入推进后，实现终端离子注入剂量的沿着阶梯渐变方向的变掺杂，实现了终端窗口的大角度倾斜边缘和阶梯渐变结构，综合了结终端扩展结构和横向变掺杂结构的特点，解决了现有技术在实现横向变掺杂结构中由于终端环注入离子断开而出现漏电的问题。