-
公开(公告)号：CN100483190C
公开(公告)日：2009-04-29
申请号：CN200410032980.X
申请日：2004-04-14
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
CPC classification number: H01C7/006 , G02F1/13452 , H01G4/40 , H05K1/189 , H05K3/361 , H05K2201/10136
Abstract: 本发明提供了一种用于处理音频信号的音频信号处理电路，其紧凑且体积小。对于本发明的音频信号处理电路，输入电路、反馈电路和平滑电路都是由绝缘基底上的薄膜电阻器和只占用很小安装空间的片状电容器组成。因此，该音频信号处理电路体积小，本发明还提供了引入该音频信号处理电路的显示装置。
-
公开(公告)号：CN101281715A
公开(公告)日：2008-10-08
申请号：CN200810090721.0
申请日：2008-03-31
Applicant: 株式会社半导体能源研究所
IPC: G09G3/20 , H03K17/687 , H01L29/786 , H01L29/51
CPC classification number: G09G3/3677 , G09G3/3216 , G09G3/3225 , G09G3/3233 , G09G3/3266 , G09G3/3696 , G09G2300/0842 , G09G2310/0254 , G09G2310/0281 , G09G2310/08 , G09G2320/043 , G11C19/28 , H01L29/78618
Abstract: 本发明提供一种显示装置，在该显示装置中，即使TFT的阈值电压移动，驱动电路也可以确保高可靠性。所述显示装置包括：输出电路；按顺序选择正向偏压及反向偏压的任何一个的阈值控制电路；以及将被选择的正向偏压及反向偏压的任何一个供应到输出电路所具有的晶体管的栅极的电源控制电路，其中对晶体管的栅极施加反向偏压的时间单值地取决于对晶体管的栅极施加正向偏压的时间。
-
公开(公告)号：CN100407021C
公开(公告)日：2008-07-30
申请号：CN200410047514.9
申请日：2004-05-21
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
IPC: G02F1/136 , H01L29/786
CPC classification number: G02F1/13452 , G02F1/13454
Abstract: 本发明提供一种用于显示图象的液晶显示器件，该液晶显示器件具有信号处理功能和窄边框。在本发明的显示器件中，信号处理电路由薄膜元件形成，并且该信号处理电路的至少一部分在形成布线连接部分的区域沿衬底的一边延伸的区域内形成。通过在液晶密封区域的外部提供信号处理电路等，并使用FPC连接部分旁边的区域，该区域通常为死区，可以提供具有窄边框的显示器件。
-
公开(公告)号：CN101154343A
公开(公告)日：2008-04-02
申请号：CN200710162011.X
申请日：2007-09-29
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/124 , G09G3/2092 , G09G3/3266 , G09G3/3674 , G09G3/3677 , G09G2300/0809 , G09G2310/0205 , G09G2310/0248 , G09G2310/0286 , G09G2310/0289 , G09G2310/0291 , G09G2310/061 , G09G2320/0646 , G09G2320/0666 , G11C19/28 , H01L27/0207 , H01L27/1222 , H01L27/1225
Abstract: 一种显示设备，用于抑制晶体管的阈值电压的波动，减少显示面板和驱动器IC的连接的数量，实现显示设备的功耗的减少，和实现显示设备的大小和高清晰度的提高。容易劣化的晶体管的栅极连接至高电位通过第一开关晶体管供应给其的布线和低电位通过第二开关晶体管供应给其的布线；时钟信号输入到第一开关晶体管的栅极；反向时钟信号输入到第二开关晶体管的栅极。因而，高电位和低电位交替施加到容易劣化的晶体管的栅极。
-
公开(公告)号：CN1667840A
公开(公告)日：2005-09-14
申请号：CN200510054713.7
申请日：2005-03-14
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , G09F9/30
CPC classification number: H01L27/124 , H01L27/1214 , H01L27/127 , H01L27/1288 , H01L27/1296
Abstract: 本发明提供了一种半导体元件，即使其衬底受热收缩影响极大，例如其衬底为大尺寸衬底，该元件的工作也不受影响。此外，本发明提供了均含有该半导体元件的薄膜半导体电路和薄膜半导体器件。另外，即使出现轻微的掩模版偏移时，半导体元件的工作也不受影响。考虑到这些，形成多个栅电极以覆盖半导体层的低浓度杂质区域，该区域的掺杂浓度低于漏区一侧的漏区。此外，形成对应于各个栅电极的源区和漏区，使得电流流过各个栅电极相应沟道区的方向相反。另外，电流以第一方向流过的沟道区的数目等于电流以与第一方向相反的方向流过的沟道区数目。
-
Patent Agency Ranking
公开(公告)号：CN1518221A
公开(公告)日：2004-08-04
申请号：CN200410002830.4
申请日：2004-01-17
Applicant: 株式会社半导体能源研究所
CPC classification number: G11C19/28 , G09G3/3688 , G09G2310/0275 , G11C19/00
Abstract: 一种显示装置驱动电路，包括单一导电类型的TFT，并输出标准幅度的输出信号。一个脉冲被输入TFT101和104以导通这些TFT，节点α的电位升高。当节点α的电位达到(VDD－VthN)时，该节点α变为浮置状态。相应地，TFT105导通，当时钟信号变为高电平时，一个输出节点的电位升高。另一方面，当所述输出节点的电位升高时，由于电容装置107的操作使得TFT105的栅极电位进一步升高，从而TFT105的栅极电位变得高于(VDD－VthN)。这样，输出节点的电位升高到VDD，而不会由于TFT105的阈值电压导致电压下降。然后在下一级一个输出被输入到TFT103，使TFT103导通，同时TFT102和106的节点α的电位下降，使得TFT105截止。结果，输出节点的电位变为低电平。
-
公开(公告)号：CN114185216B
公开(公告)日：2025-03-28
申请号：CN202210029672.X
申请日：2016-02-03
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1368 , G09F9/30 , H10K59/131
Abstract: 本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括：信号线；扫描线；第一电极；第二电极；第三电极；第一像素电极；第二像素电极；以及半导体膜，其中，信号线与扫描线交叉，第一电极与信号线电连接，第一电极包括与扫描线重叠的区域，第二电极与第一电极对置，第三电极与第一电极对置，第一像素电极与第二电极电连接，第二像素电极与第三电极电连接，半导体膜与第一电极、第二电极及第三电极接触，并且，半导体膜设置在扫描线与第一电极至第三电极之间。
-
公开(公告)号：CN112447130B
公开(公告)日：2025-03-28
申请号：CN202011381869.7
申请日：2010-09-24
Applicant: 株式会社半导体能源研究所
IPC: G09G3/30 , G09G3/3225 , G09G3/3266 , H10K59/121 , H10K59/131
Abstract: 本发明涉及显示装置和包括显示装置的电子设备。本发明的一个目的在于提供具有减少的功耗的显示装置以及提供具有减少的功耗且在暗处能够长时间地使用的自发光型显示装置。利用薄膜晶体管形成电路，在该薄膜晶体管中使用了高度纯净化的氧化物半导体，并且像素能够保持一定的状态(视频信号已被写入的状态)。因此，即使在显示静止图像的情况下，也能容易地执行稳定的操作。此外，可以延长驱动器电路的操作间隔，这使得显示装置的功耗降低。而且，在自发光型显示装置的像素部分中使用蓄光材料以存储光，由此能够在暗处较长时间地使用该显示装置。
-
公开(公告)号：CN111129039B
公开(公告)日：2024-04-16
申请号：CN201911375684.2
申请日：2014-12-17
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , H10K59/121 , H01L29/24 , H01L29/786
Abstract: 提供一种能够抑制像素之间的亮度的不均匀的发光装置。发光装置包括像素、第一电路及第二电路。第一电路具有生成包含从像素取出的电流值的信号的功能。第二电路具有根据信号校正图像信号的功能。像素至少包括至少一个发光元件、第一晶体管及第二晶体管。第一晶体管具有根据图像信号控制对发光元件的电流供应的功能。第二晶体管具有控制从像素取出电流的功能。第一晶体管及第二晶体管的每一个的半导体膜包括：与栅极重叠的第一半导体区域；与源极或漏极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。
-
-
-
-
-
-
-
-
-
Search Results
205
records
(took 0.044 seconds)
