公开(公告)号：CN119653835A

公开(公告)日：2025-03-18

申请号：CN202411232760.5

申请日：2024-09-04

Applicant: 株式会社半导体能源研究所

Inventor： 神长正美 ,  黑崎大辅 ,  田村志穂里 ,  肥冢纯一 ,  井口貴弘 ,  塩田栄二

IPC: H10D30/67 ,  H10D30/01 ,  H10K59/12 ,  H10K59/121

Abstract: 提供一种包括微型晶体管的半导体装置及其制造方法。该半导体装置包括第一至第三绝缘层、包括半导体层、第一至第四导电层、第四至第六绝缘层的晶体管。第一导电层、第一绝缘层、第三导电层、第五绝缘层、第二绝缘层、第三绝缘层及第二导电层依次重叠。第一至第三绝缘层、第二及第三导电层具有到达第一导电层的开口。第一绝缘层在开口内具有突出的部分，第四绝缘层与第一绝缘层的顶面、第五绝缘层的侧面及第二绝缘层的侧面接触。第三导电层的氧化物的第五绝缘层与第三导电层的顶面及侧面接触。该半导体层与第一及第二导电层的顶面、第四绝缘层的侧面接触。第六绝缘层与半导体层的顶面接触。第四导电层以与开口重叠的方式接触于第六绝缘层上。

公开(公告)号：CN119156711A

公开(公告)日：2024-12-17

申请号：CN202380024902.6

申请日：2023-02-21

Applicant: 株式会社半导体能源研究所

Inventor： 保坂泰靖 ,  岛行德 ,  神长正美 ,  中田昌孝 ,  肥塚纯一 ,  冈崎健一

IPC: H01L29/786 ,  G09F9/30 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H05B33/02 ,  H10K50/00

Abstract: 提供一种新颖半导体装置。本发明是组合横向沟道型晶体管和纵向沟道型晶体管的半导体装置。使用横向沟道型晶体管构成p沟道型晶体管且使用纵沟道型晶体管构成n沟道型晶体管，由此实现CMOS型半导体装置。在与横向沟道型晶体管的栅电极重叠的区域的绝缘层中设置开口，在该开口中形成纵向沟道型晶体管。在纵向沟道型晶体管的半导体层中使用氧化物半导体。

公开(公告)号：CN119013789A

公开(公告)日：2024-11-22

申请号：CN202380027455.X

申请日：2023-03-06

Applicant: 株式会社半导体能源研究所

Inventor： 保坂泰靖 ,  岛行德 ,  神长正美 ,  中田昌孝 ,  肥塚纯一 ,  冈崎健一

IPC: H01L29/786 ,  G02F1/1335 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H05B33/14 ,  H10K50/00

Abstract: 提供一种包括微小的晶体管的半导体装置。提供一种包括晶体管、第一绝缘层以及第二绝缘层的半导体装置。第一晶体管包括第一半导体层、第一导电层、包括隔着第一绝缘层与第一导电层重叠的区域的第二导电层、第三导电层以及第三绝缘层。第二导电层及第一绝缘层包括到达第一导电层的第一开口，第一半导体层与第二导电层的顶面及侧面、第一绝缘层的侧面以及第一导电层的顶面接触。第三绝缘层设置在第一绝缘层、第一半导体层及第二导电层上。第三导电层设置在第三绝缘层上。第二绝缘层设置在第三导电层及第三绝缘层上。

公开(公告)号：CN113016090A

公开(公告)日：2021-06-22

申请号：CN201980072751.5

申请日：2019-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  冈崎健一 ,  神长正美 ,  岛行德

IPC: H01L51/50 ,  H05B33/14 ,  H01L21/28 ,  H01L27/32 ,  H01L21/336 ,  H01L29/786 ,  G02F1/1368

Abstract: 提供一种电特性的良好的半导体装置。提供一种可靠性高的半导体装置。该半导体装置包括半导体层、第一绝缘层、第二绝缘层、第三绝缘层、金属氧化物层及导电层。半导体层、第二绝缘层、金属氧化物层及导电层依次层叠在第一绝缘层上。第二绝缘层的端部位于半导体层的端部的内侧，导电层及金属氧化物层的端部位于第二绝缘层的端部的内侧。第三绝缘层与第一绝缘层的顶面、半导体层的顶面及侧面、第二绝缘层的顶面及侧面、金属氧化物层的侧面以及导电层的顶面及侧面接触。半导体层具有第一区域、一对第二区域以及一对第三区域。第一区域与第一绝缘层及金属氧化物层重叠。第二区域夹持第一区域且与第二绝缘层重叠而不与金属氧化物层重叠。第三区域夹持第一区域及一对第二区域且不与第二绝缘层重叠。第三区域与第三绝缘层接触并具有其电阻低于第一区域的部分。第二区域具有其电阻高于第三区域的部分。

公开(公告)号：CN112805838A

公开(公告)日：2021-05-14

申请号：CN201980065656.2

申请日：2019-09-27

Applicant: 株式会社半导体能源研究所

Inventor： 佐藤来 ,  神长正美 ,  土桥正佳 ,  白石孝 ,  斋藤晓 ,  中泽安孝

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L27/32 ,  H01L51/50

Abstract: 提供一种电特性的良好的半导体装置。提供一种可靠性高的半导体装置。本发明是一种半导体装置，包括半导体层、第一绝缘层、第二绝缘层、金属氧化物层以及导电层，其中第一绝缘层、金属氧化物层及导电层依次层叠在半导体层上，第一绝缘层的端部位于半导体层的端部的内侧，金属氧化物层的端部位于第一绝缘层的端部的内侧，导电层的端部位于金属氧化物层的端部的内侧。第二绝缘层优选以覆盖半导体层、第一绝缘层、金属氧化物层及导电层的方式设置。半导体层优选具有第一区域、一对第二区域以及一对第三区域，第一区域优选与第一绝缘层及金属氧化物层重叠，第二区域优选夹持第一区域与第一绝缘层重叠且不与金属氧化物层重叠，第三区域优选夹持第一区域及一对第二区域且不与第一绝缘层重叠，第三区域优选与第二绝缘层接触。

公开(公告)号：CN112436021A

公开(公告)日：2021-03-02

申请号：CN202011380786.6

申请日：2016-01-28

Applicant: 株式会社半导体能源研究所

Inventor： 肥塚纯一 ,  冈崎健一 ,  黑崎大辅 ,  神长正美 ,  山崎舜平

IPC: H01L27/12 ,  H01L21/336 ,  H01L29/786

Abstract: 本发明的一个方式提供一种可靠性高的半导体装置的制造方法。该方法包括如下步骤：以第一温度形成氧化物半导体膜；将氧化物半导体膜加工为岛状；不进行比第一温度高的温度的工序通过溅射法形成将成为源电极及漏电极的构件；对构件进行加工来形成源电极及漏电极；在形成保护绝缘膜后形成第一阻挡膜；隔着第一阻挡膜对保护绝缘膜添加过剩氧或氧自由基；通过以低于400℃的第二温度进行加热处理来使过剩氧或氧自由基扩散到氧化物半导体膜；以及在利用湿蚀刻去除第一阻挡膜的一部分及保护绝缘膜的一部分后，形成第二阻挡膜。

公开(公告)号：CN106471610B

公开(公告)日：2021-01-22

申请号：CN201580033176.X

申请日：2015-06-09

Applicant: 株式会社半导体能源研究所

Inventor： 冈崎健一 ,  肥塚纯一 ,  神长正美 ,  井口贵弘

IPC: H01L21/336 ,  G02F1/1368 ,  H01L21/318 ,  H01L21/471 ,  H01L21/473 ,  H01L29/786 ,  H01L21/316

Abstract: 在包括氧化物半导体的半导体装置中，能够抑制电特性的变动且提高可靠性。本发明的一个方式是一种包括氧化物半导体膜的半导体装置，包括：第一绝缘膜；第一绝缘膜上方的氧化物半导体膜；氧化物半导体膜上方的第二绝缘膜；第二绝缘膜上方的第三绝缘膜，其中，第二绝缘膜包含氧与硅，第三绝缘膜包含氮与硅，并且，在第二绝缘膜与第三绝缘膜的界面附近包含铟。

公开(公告)号：CN111602253A

公开(公告)日：2020-08-28

申请号：CN201880081313.0

申请日：2018-12-19

Applicant: 株式会社半导体能源研究所

Inventor： 肥塚纯一 ,  生内俊光 ,  神长正美 ,  黑崎大辅

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/477

Abstract: 提供一种电特性良好的半导体装置。提供一种电特性稳定的半导体装置。提供一种可靠性高的半导体装置。半导体装置包括半导体层、第一绝缘层及第一导电层。半导体层具有岛状的顶面形状。第一绝缘层以与半导体层的顶面及侧面接触的方式设置。第一导电层位于第一绝缘层上并具有与半导体层重叠的部分。另外，半导体层包含金属氧化物，第一绝缘层包含氧化物。半导体层具有与第一导电层重叠的第一区域以及不与第一导电层重叠的第二区域。第一绝缘层具有与第一导电层重叠的第三区域以及不与第一导电层重叠的第四区域。另外，第二区域及第四区域包含磷或硼。

公开(公告)号：CN111446259A

公开(公告)日：2020-07-24

申请号：CN201911299399.7

申请日：2014-12-17

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  肥塚纯一 ,  神长正美 ,  岛行德 ,  羽持贵士 ,  中泽安孝

IPC: H01L27/12 ,  H01L29/786 ,  G02F1/1362 ,  G02F1/1368

Abstract: 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置，包括：设置在驱动电路部中的第一晶体管；以及设置在像素部中的第二晶体管，其中，第一晶体管的结构和第二晶体管的结构互不相同。此外，第一晶体管及第二晶体管为顶栅结构的晶体管，被用作栅电极、源电极及漏电极的导电膜不重叠。此外，在氧化物半导体膜中，在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。

公开(公告)号：CN111129039A

公开(公告)日：2020-05-08

申请号：CN201911375684.2

申请日：2014-12-17

Applicant: 株式会社半导体能源研究所

Inventor： 三宅博之 ,  肥塚纯一 ,  神长正美 ,  岛行德 ,  山崎舜平

IPC: H01L27/12 ,  H01L27/32 ,  H01L29/24 ,  H01L29/786

Abstract: 提供一种能够抑制像素之间的亮度的不均匀的发光装置。发光装置包括像素、第一电路及第二电路。第一电路具有生成包含从像素取出的电流值的信号的功能。第二电路具有根据信号校正图像信号的功能。像素至少包括至少一个发光元件、第一晶体管及第二晶体管。第一晶体管具有根据图像信号控制对发光元件的电流供应的功能。第二晶体管具有控制从像素取出电流的功能。第一晶体管及第二晶体管的每一个的半导体膜包括：与栅极重叠的第一半导体区域；与源极或漏极接触的第二半导体区域；以及第一半导体区域和第二半导体区域之间的第三半导体区域。