公开(公告)号：CN106206709A

公开(公告)日：2016-12-07

申请号：CN201510297332.5

申请日：2015-06-03

Applicant: 株式会社东芝

Inventor： 洪洪 ,  矶部康裕 ,  吉冈启

IPC: H01L29/778 ,  H01L29/207 ,  H01L29/36

CPC classification number: H01L21/0262 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/207 ,  H01L29/7786

Abstract: 根据一个实施方式，半导体装置包括：第1半导体层，设置在基板上；第2半导体层，设置在所述第1半导体层上，包含掺杂有碳的氮化物半导体；第3半导体层，设置在所述第2半导体层上，包含掺杂有铟的氮化物半导体；以及第4半导体层，设置在所述第3半导体层上，包含带隙比所述第3半导体层大的氮化物半导体。第3半导体层的铟浓度大于1×1018cm－3且小于1×1019cm－3。

公开(公告)号：CN105957889A

公开(公告)日：2016-09-21

申请号：CN201510556147.3

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 大麻浩平 ,  高田贤治 ,  吉冈启 ,  矶部康裕 ,  洪洪

IPC: H01L29/772 ,  H01L29/778 ,  H01L29/20 ,  H01L29/423

CPC classification number: H01L29/42316 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/404 ,  H01L29/42376 ,  H01L29/7786 ,  H01L29/772 ,  H01L29/778

Abstract: 本发明的实施方式提供一种能够减少电流崩塌，并且能够减少漏电流的半导体装置。半导体装置(1)具备：化合物半导体层(13)，设置在衬底(10)上；化合物半导体层(14)，设置在化合物半导体层(13)上，且带隙比化合物半导体层(13)大；以及栅极电极(17)，设置在化合物半导体层(14)上。栅极电极(17)的栅极长度比化合物半导体层(13)的厚度的2倍大，且为化合物半导体层(13)的厚度的5倍以下。

公开(公告)号：CN112532220B

公开(公告)日：2024-09-24

申请号：CN202010057939.7

申请日：2020-01-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 吉冈启 ,  杉山亨 ,  岩井正明 ,  细川直范 ,  小野村正明 ,  洪洪 ,  矶部康裕

IPC: H03K17/567 ,  H01L29/78

Abstract: 实施方式提供具有简易构造的半导体装置。实施方式的半导体装置具备：常关断晶体管，具有第1电极、第2电极、以及第1控制电极；常开启晶体管，具有电连接于第2电极的第3电极、第4电极、以及第2控制电极；第1元件，具有电连接于第1控制电极的第1端部和电连接于第1电极的第2端部，包含第1电容成分；以及第2元件，具有电连接于第1控制电极以及第1端部的第3端部和第4端部，包含第2电容成分，在将常关断晶体管的阈值电压设为Vth，将常关断晶体管的最大栅极额定电压设为Vg＿max，将第4端部的电压设为Vg＿on，将第1电容成分设为Ca、第2电容成分设为Cb时，Vth＜(Cb/(Ca+Cb))Vg＿on＜Vg＿max。

公开(公告)号：CN112530923B

公开(公告)日：2024-06-28

申请号：CN202010074582.3

申请日：2020-01-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 吉冈启 ,  杉山亨 ,  岩井正明 ,  细川直范 ,  小野村正明 ,  洪洪 ,  矶部康裕

IPC: H01L25/16 ,  H02M7/537

Abstract: 实施方式提供噪声被降低的半导体装置。实施方式的半导体装置具备：第1常关断晶体管，具有第1电极、第2电极和第1控制电极；常导通晶体管，具有经由第1布线而与第2电极电连接的第3电极、第4电极和第2控制电极；第2常关断晶体管，具有第5电极、经由第2布线而与第3电极电连接的第6电极和第3控制电极；第1二极管，具有与第2控制电极电连接的第1阳极和与第3电极电连接的第1阴极；以及电容器，具有与第1阳极及第2控制电极连接的第1端部和第2端部。

公开(公告)号：CN117747639A

公开(公告)日：2024-03-22

申请号：CN202211664373.X

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小林仁 ,  小野村正明 ,  杉山亨 ,  吉冈启 ,  洪洪 ,  关口秀树 ,  大野哲也 ,  矶部康裕

IPC: H01L29/40 ,  H01L21/28

Abstract: 本发明的实施方式涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具有：半导体层；第一绝缘膜，设置于半导体层上；第一电极膜，设置于第一绝缘膜上；第二电极膜，设置于第一电极膜上；以及第一场板电极，设置于第二电极膜上，第一场板电极的下端相比于第一电极膜的与第一绝缘膜接触的第一面而位于第二电极膜侧的第二面。

公开(公告)号：CN115810624A

公开(公告)日：2023-03-17

申请号：CN202210076987.X

申请日：2022-01-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 杉山亨 ,  吉冈启 ,  洪洪 ,  矶部康裕 ,  小林仁

IPC: H01L25/16 ,  H01L25/18

Abstract: 实施方式提供一种能够抑制因漏极电极与基板之间的基板电容引起的振铃的半导体装置。实施方式的半导体装置具备：第一端子；第二端子；第一芯片，具有与所述第二端子电连接的基板、设置在所述基板上的氮化物半导体层、设置在所述氮化物半导体层上并与所述第一端子电连接的第一漏极电极、设置在所述氮化物半导体层上并与所述第二端子电连接的第一源极电极、以及所述第一漏极电极与所述基板之间的基板电容；以及电阻部，串联连接在所述第一漏极电极与所述第二端子之间的包括所述基板电容的路径上。

公开(公告)号：CN110277448B

公开(公告)日：2022-07-26

申请号：CN201810946471.X

申请日：2018-08-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  大麻浩平 ,  松叶博 ,  相田喜久夫 ,  洪洪

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

公开(公告)号：CN114256344A

公开(公告)日：2022-03-29

申请号：CN202110022665.2

申请日：2021-01-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大野哲也 ,  吉冈启 ,  杉山亨 ,  洪洪 ,  矶部康裕 ,  小林仁

IPC: H01L29/778 ,  H01L29/40 ,  H01L29/06

Abstract: 提供可靠性优异的半导体装置，从下到上具备：第一氮化物半导体层、带隙更大的第二氮化物半导体层、电连接于第一氮化物半导体层的第一电极，还具备：第一氮化物半导体层之上且与其电连接的第二电极；第一电极与第二电极间的栅极电极；栅极电极上且与其电连接的栅极场板电极；第一场板电极，位于第二氮化物半导体层上且栅极场板电极与第二电极间，与第一电极电连接；以及位于第一场板电极与栅极场板电极间且与第一电极电连接的第二场板电极。第二场板电极的底面与第一氮化物半导体层的距离，比栅极场板电极的最向第二电极侧突出的部分的底面与第一氮化物半导体层的距离短，比第一场板电极的第一电极侧的端面的底部与第一氮化物半导体层的距离短。

公开(公告)号：CN114188411A

公开(公告)日：2022-03-15

申请号：CN202110023207.0

申请日：2021-01-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 吉冈启 ,  矶部康裕 ,  洪洪 ,  小林仁 ,  大野哲也 ,  杉山亨

IPC: H01L29/778 ,  H01L27/085 ,  H01L23/528

Abstract: 提供输出电容小的半导体装置，从下到上具备：基板；第一氮化物半导体层；带隙更大的第二氮化物半导体层；第一源极电极；第二源极电极，还具备：设于第一源极电极与第二源极电极间的第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极间的第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线间的第二布线、设于第一布线与第二布线间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线间的绝缘膜。

公开(公告)号：CN110911483A

公开(公告)日：2020-03-24

申请号：CN201811451853.1

申请日：2018-11-30

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 洪洪 ,  吉冈启 ,  杉山亨 ,  岩井正明 ,  细川直范

IPC: H01L29/778 ,  H01L29/40 ,  H01L29/423

Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极；位于第1电极与第2电极之间的栅极电极；与第1电极连接的第1场板电极；与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极；位于栅极电极上的第1导电层；和位于第1导电层上的第2导电层。栅极电极与第2场板电极之间的第1距离小于第1导电层与第2场板电极之间的第2距离，且小于等于第2导电层与第2场板电极之间的第3距离。