公开(公告)号：CN105428406A

公开(公告)日：2016-03-23

申请号：CN201510555653.0

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  末代知子

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L27/0727 ,  H01L29/0603 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/407 ,  H01L29/8613 ,  H01L29/7398 ,  H01L29/0684

Abstract: 半导体装置具备：第1电极与第2电极；第1半导体区域，设于两电极之间；第1元件区域，有设于第1半导体区域与第1电极之间的第2半导体区域、设于第1半导体区域与第2电极之间的第3半导体区域、设于第3半导体区域与第2电极之间的第4半导体区域、隔着第1绝缘膜设于第1半导体区域、第3半导体区域及第4半导体区域内的第3电极；第2元件区域，有设于第1半导体区域与第1电极之间杂质浓度高于第1半导体区域的第5半导体区域、设于第1半导体区域与第2电极之间的第6半导体区域；分离区域，有第7半导体区域，位于第1元件区域与第2元件区域之间，第7半导体区域设于第1半导体区域与第2电极之间，与第2电极相接。

公开(公告)号：CN104916695A

公开(公告)日：2015-09-16

申请号：CN201410439770.6

申请日：2014-09-01

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/086 ,  H01L29/1095 ,  H01L29/45 ,  H01L29/47 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/7395

Abstract: 本发明提供一种能够提高破坏耐量的半导体装置。实施方式的半导体装置包括：第一电极；第二电极；第二导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间；第一导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；第二导电型的第三半导体区域，其设置在所述第二半导体区域与所述第二电极之间；第一导电型的第四半导体区域及第一导电型的第五半导体区域，其等设置在所述第三半导体区域与所述第二电极之间，沿着与从所述第一电极朝向所述第二电极的第一方向交叉的第二方向排列，并且所述第五半导体区域的杂质浓度低于所述第四半导体区域；以及第三电极，其隔着绝缘膜设置在所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、及所述第五半导体区域。

公开(公告)号：CN104916663A

公开(公告)日：2015-09-16

申请号：CN201410447635.6

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/868 ,  H01L29/417

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/47 ,  H01L29/7397 ,  H01L29/868 ,  H01L29/8725

Abstract: 本发明提供一种回复时的安全动作区域更广的半导体装置。实施方式的半导体装置包含：第1电极；第2电极；第1导电型的第1半导体层，设于所述第1电极与所述第2电极之间，且与所述第1电极相接；第2导电型的第1半导体区域，设于所述第1半导体层与所述第2电极之间，且与所述第2电极相接；第2导电型的第2半导体区域，设于所述第1半导体区域与所述第2电极之间，与所述第2电极相接，且杂质浓度高于所述第1半导体区域的杂质浓度；及绝缘层，一端与所述第2电极相接，另一端位于所述第1半导体层，且沿着第2电极而在从所述第1电极朝所述第2电极的第1方向延伸。

公开(公告)号：CN104425581A

公开(公告)日：2015-03-18

申请号：CN201410061291.5

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备具有第1面和对置于上述第1面的第2面的第1导电型的第1半导体层、和形成在上述第1半导体层的上述第1面上的第2导电型的第2半导体层。进而，上述装置具备形成于上述第1及第2半导体层上且在与上述第1面平行的第1方向上延伸的多个控制电极、和在上述第2半导体层的与上述第1半导体层相反的一侧沿着上述第1方向交替地形成的多个上述第1导电型的第3半导体层及多个上述第2导电型的第4半导体层。进而，上述装置具备在上述第2半导体层的上述第1半导体层侧、或被上述第2半导体层包围的位置上形成的多个上述第1导电型的第5半导体层；上述第5半导体层沿着上述第1方向相互离开而配置。

公开(公告)号：CN104299991A

公开(公告)日：2015-01-21

申请号：CN201310733934.1

申请日：2013-12-26

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7831

Abstract: 一种半导体装置，使关断时的开关损失降低。该半导体装置包括第1导电型的第1半导体区域、设在第1半导体区域之上的第2导电型的第2半导体区域、设在第2半导体区域之上的第1导电型的第3半导体区域、控制电极、绝缘膜、第1电极、第2电极及第2导电型的第4半导体区域。控制电极控制第1半导体区域与第3半导体区域之间的导通。绝缘膜设在控制电极与第2半导体区域之间。第1电极与第2半导体区域及第3半导体区域电连接。第4半导体区域设在第2电极与第1半导体区域之间，具有有第1杂质浓度、作为与第2电极的接触面积而有第1接触面积的第1部分；和有比第1杂质浓度高的第2杂质浓度、有比第1接触面积小的第2接触面积的第2部分。

公开(公告)号：CN102403358B

公开(公告)日：2014-11-05

申请号：CN201110265504.2

申请日：2011-09-08

Applicant: 株式会社东芝

Inventor： 小仓常雄

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/10

CPC classification number: H01L29/42356 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7805 ,  H01L29/7813 ,  H01L29/7831

Abstract: 根据实施方式，半导体装置具备：第一主电极、第一半导体层、第一导电型衬底层、第二导电型衬底层、第一导电型的第二半导体层、第二导电型的埋入层、埋入电极、栅绝缘膜、栅电极、以及第二主电极。埋入层选择性地设置在第一导电型衬底层中。埋入电极设置在贯通第二导电型衬底层而到达埋入层的沟槽的底部，与埋入层相接触。栅绝缘膜设置在比埋入电极靠上的沟槽的侧壁。栅电极设置在沟槽内的栅绝缘膜内侧。第二主电极设置在第二半导体层之上，与第二半导体层及埋入电极电连接。

公开(公告)号：CN104078493A

公开(公告)日：2014-10-01

申请号：CN201310722167.4

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  押野雄一

IPC: H01L29/47 ,  H01L29/872 ,  H01L21/329

CPC classification number: H01L27/0716 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/36 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/872 ,  H01L29/47

Abstract: 实施方式的半导体装置包括第一电极、第一导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第二导电型的第四半导体区域、第二电极以及第一中间金属膜。第一半导体区域设在第一电极之上，具有第一杂质浓度。第二半导体区域设在第一半导体区域之上，具有比第一杂质浓度高的第二杂质浓度。第三半导体区域及第四半导体区域设在第二半导体区域之上。第三半导体区域具有第三杂质浓度。第四半导体区域具有比第三杂质浓度低的第四杂质浓度。第二电极设在第三半导体区域及第四半导体区域之上，与第三半导体区域欧姆接触。第一中间金属膜设在第二电极与第四半导体区域之间，与第四半导体区域进行肖特基接合。

公开(公告)号：CN103325786A

公开(公告)日：2013-09-25

申请号：CN201210313559.0

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  二宫英彰

IPC: H01L27/082 ,  H01L29/40 ,  H01L29/10

CPC classification number: H01L29/861 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/402 ,  H01L29/7397

Abstract: 能够使形成在相同基板上的不同种类的元件的特性都良好的半导体装置具备：第一导电型的第一半导体层，具有第一及第二面；第二导电型的第二半导体层和第一导电型的第三半导体层，在第一半导体层的第二面侧相互邻接地形成；第二导电型的第四半导体层，在上述第一面侧与第二半导体层对置地形成；第一导电型的第五半导体层，形成在第四半导体层的表面；第二导电型的第六半导体层，在上述第一面侧与第三半导体层对置地形成；和栅电极，形成在贯通第四半导体层的第一沟槽内。第六半导体层的底面的深度比第四半导体层的底面的深度深，第六半导体层的底面与第一半导体层的第二面之间的距离比第四半导体层的底面与第一半导体层的第二面之间的距离短。

公开(公告)号：CN103311242A

公开(公告)日：2013-09-18

申请号：CN201210320528.8

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄

IPC: H01L27/06

CPC classification number: H01L29/7397 ,  H01L27/0623 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/407 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/45 ,  H01L29/6609 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

Abstract: 本发明提供兼具提高RC－IGBT中的二极管的恢复特性和维持欧姆接触性的半导体器件。实施方式的半导体器件具备：基板，由第1导电型半导体构成；基极层，设置在所述基板的一面侧，由第2导电型半导体构成；正极层，在所述基极层的一部分的区域中使杂质总量增加而成；IGBT区域，形成于所述基极层；二极管区域，形成于所述正极层；沟槽，从所述IGBT区域及所述二极管区域的表面侧到达所述基板，且所述二极管区域中的占有面积不同于所述IGBT区域中的占有面积；漏极层，与所述IGBT区域相对置，设置在所述基板的另一面侧，由第2导电型半导体构成；及负极层，与所述二极管区域相对置，与所述漏极层邻接，由第1导电型半导体构成。

公开(公告)号：CN1097854C

公开(公告)日：2003-01-01

申请号：CN96112047.9

申请日：1996-11-06

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  小仓常雄 ,  松下宪一 ,  二宫英彰

IPC: H01L23/62 ,  H01L29/78

CPC classification number: H01L27/0248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，具有：主开关器件，具有高电压一侧主电极(12)、低电压一侧主电极(18)和第1栅极电极(17)；电场检测器件(20a)，具有与主开关器件产生的规定电场相对应，以不通过上述主开关器件内部的路径，使上述高电压一侧主电极与上述第1栅极电极之间变成导通状态的MOS构造(23，26，27)；导通电压施加装置(Rg)，依据上述导通状态给上述第1栅极电极加上导通电压。