-
公开(公告)号：CN110677990B
公开(公告)日：2020-12-11
申请号：CN201910846472.1
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于双面盲孔印制板工艺的新型存储结构，包括绝缘印制电路板、设于绝缘印制电路板一端面的FPGA，绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元；上盲板与下盲板内分别设有第一布线层、第二布线层，第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于可编程逻辑门阵列FPGA下方。
-
公开(公告)号：CN110662368A
公开(公告)日：2020-01-07
申请号：CN201910861700.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种面向高速正交中板的哑铃结构通孔设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取高速正交中板信号过孔加工位置；S2：从高速正交中板两侧分别使用粗钻头钻出粗直径孔；S3：在粗直径孔中央将两粗直径孔钻通连接孔；S4：在孔径内侧进行镀铜。本发明一种面向高速正交中板的哑铃结构通孔设计方法可以提高高速正交中板上信号过孔的阻抗，使过孔阻抗与传输通道典型阻抗匹配，降低正交互连通道信号反射，达到提高正交互连通道信号完整性的目的，信号传输质量高，信号传输可靠性强。
-
公开(公告)号：CN103035279B
公开(公告)日：2015-07-08
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN103035279A
公开(公告)日：2013-04-10
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN110705202B
公开(公告)日：2022-11-15
申请号：CN201910849366.9
申请日：2019-11-21
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明公开了一种面向封装和印制板的系统级电源完整性设计方法，从DC电源压降与AC频域阻抗两个层次，设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法。本发明提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降，本发明有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
-
Patent Agency Ranking
公开(公告)号：CN110677996A
公开(公告)日：2020-01-10
申请号：CN201910866937.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明公开了一种基于Allegro软件的隔离盘设计方法及系统。本发明涉及的一种基于Allegro软件的隔离盘设计方法，其特征在于，包括步骤：S11.通过Allegro软件抓取高速差分信号过孔的坐标；S12.检测高速差分信号的不同布线引出层；S13.根据所述抓取的高速差分信号过孔的坐标及检测的不同布线引出层所处的参考层自动绘制相对应的隔离盘图形。本发明在高速、高密背板或插件板的设计中实现了对所需进行阻抗控制的通孔，进行自动坐标抓捕，并根据要求绘制相应的共享隔离盘，自动判别信号线相邻参考平面，并绘制带有符合设计要求的带有信号线保护结构的隔离盘，解决了传统设计方案手工绘制效率低下，易出错的问题。
-
公开(公告)号：CN110677995A
公开(公告)日：2020-01-10
申请号：CN201910859912.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
-
公开(公告)号：CN110674614A
公开(公告)日：2020-01-10
申请号：CN201910864147.8
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明提供一种基于RX MASK中心点阵的信号眼图分析方法，涉及存储系统工程化技术领域，包括以下步骤：S1：获取存储数据信号仿真眼图；S2：自定义有效Rx MASK规格尺寸；S3：统计有效Rx MASK中心点阵；S4：基于MASK中心点阵对存储信号眼图进行分析评价；S5：获得最佳中心点以及摆幅裕量和时序裕量。本发明一种基于RX MASK中心点阵的信号眼图分析方法优选互连拓扑参数，优化访存信号通道，量化存储数据信号眼图质量评判标准，并确保存储系统有充分的设计裕量，还可以模拟训练机制的作业过程，根据摆幅和时序优先级权重配比，选择最恰当的中心点，计算对应的摆幅裕量、时序裕量。
-
公开(公告)号：CN103020007B
公开(公告)日：2015-08-12
申请号：CN201210574123.7
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。
-
公开(公告)号：CN102857210A
公开(公告)日：2013-01-02
申请号：CN201210374988.9
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H03K19/0175
Abstract: 不同电压标准LVCMOS信号直接互连方法包括：将第一芯片的具有第一电压标准的输出信号依次通过第一缓冲电路、第一分压电阻器、传输线路、第二缓冲电路，输入至第二芯片的具有第二电压标准的LVCMOS接口，第一电压标准小于第二电压标准；将第二分压电阻器的第一端连接至输出电压值等于第二电压标准的电源，将第二分压电阻器的第二端连接至第二缓冲电路的输入端；将第三芯片的具有第二电压标准的输出信号依次通过第三缓冲电路、第二分压电阻器、传输线路、第一分压电阻器、第四缓冲电路，输入至第四芯片的具有第一电压标准的LVCMOS接口；将第四分压电阻器的第一端连接至输出电压值等于第一电压标准的电源，将第四分压电阻器的第二端连接至第四缓冲电路的输入端。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.111 seconds)
